基于FPGA的互相關(guān)流速計(jì)的研究與設(shè)計(jì).pdf

1、在眾多的工業(yè)現(xiàn)場(chǎng)中，兩相(氣/液，氣/固和液/固)流體的測(cè)量是一個(gè)長(zhǎng)期未能得到很好解決的難題?；ハ嚓P(guān)技術(shù)和超聲波傳感器的出現(xiàn)使兩相流的非接觸式測(cè)量成為可能。因此，超聲波互相關(guān)流速計(jì)的研究是一項(xiàng)具有重大意義的課題。 本文提出了一種采用互相關(guān)技術(shù)實(shí)現(xiàn)氣/液、液/固兩相流流速及流量非接觸式測(cè)量的方案。該方案的核心器件為FPGA芯片EP1K50QC208-3，利用FPGA數(shù)字硬件電路運(yùn)算的快速性和可開(kāi)發(fā)性構(gòu)成流速計(jì)，勿需其它處理器單元。

2、A/D采樣控制、相關(guān)運(yùn)算、峰值搜索和流速及流量計(jì)算均由FPGA完成。由于所有運(yùn)算都由數(shù)字硬件電路完成，所以具有運(yùn)算速度快、實(shí)時(shí)性強(qiáng)、可靠性高的特點(diǎn)。 由FPGA實(shí)現(xiàn)的功能主要有以下幾部分：外圍電路控制器，互相關(guān)器和通訊接口控制器。核心部分是互相關(guān)器，所有的功能模塊均由VHDL語(yǔ)言開(kāi)發(fā)。并且為滿足互相關(guān)運(yùn)算的要求，在FPGA內(nèi)部還設(shè)計(jì)了兩個(gè)RAM作為上、下游流動(dòng)噪聲信號(hào)的緩存。該實(shí)時(shí)測(cè)量系統(tǒng)的外圍電路包括超聲波傳感器、發(fā)射器振蕩電

3、路、接收器信號(hào)處理電路和A/D芯片。而外圍電路控制器的主要作用則是控制A/D芯片采樣和上、下游流動(dòng)噪聲信號(hào)的數(shù)據(jù)緩存。由超聲波發(fā)射器發(fā)出的信號(hào)被流體內(nèi)部的離散相調(diào)制之后，超聲波接收器接收到的信號(hào)經(jīng)放大、濾波之后，經(jīng)A/D轉(zhuǎn)換后，送入FPGA內(nèi)置RAM中緩存。互相關(guān)器對(duì)存儲(chǔ)在RAM中的上、下游的采樣數(shù)據(jù)進(jìn)行互相關(guān)運(yùn)算，經(jīng)峰值搜索，流速計(jì)算即可得到流體流速。由于相關(guān)計(jì)算包含大量的乘法和加法運(yùn)算，這些運(yùn)算需要消耗大量的時(shí)間，為了滿足流速測(cè)量的

4、實(shí)時(shí)性要求，在本設(shè)計(jì)中，應(yīng)用EDA技術(shù)開(kāi)發(fā)了一種基于FPGA的互相關(guān)器，相關(guān)運(yùn)算全部由數(shù)字硬件電路實(shí)現(xiàn)，因而具有很好的實(shí)時(shí)性和可靠性。為了提高計(jì)算精度，采用浮點(diǎn)數(shù)運(yùn)算。本文定義了一種新的可以在FPGA中實(shí)現(xiàn)的浮點(diǎn)數(shù)運(yùn)算結(jié)構(gòu)，計(jì)算結(jié)果可以保留到小數(shù)點(diǎn)后三位。為了實(shí)現(xiàn)計(jì)算機(jī)的遠(yuǎn)程監(jiān)控，還設(shè)計(jì)了RS232串行通訊接口。 在FPGA開(kāi)發(fā)的各功能模塊，經(jīng)調(diào)試功能正確。由計(jì)算機(jī)產(chǎn)生的模擬上、下游傳感器輸出的兩路信號(hào)輸入FPGA，經(jīng)相關(guān)運(yùn)算之