MCS8051以及DS80C320單片機(jī)軟核的設(shè)計(jì).pdf

1、本文主要介紹了在研究生學(xué)習(xí)階段所設(shè)計(jì)的兩款通過 FPGA芯片下載驗(yàn)證的51系列單片機(jī)的軟 IP CORE：使用VHDL語言設(shè)計(jì)的80C51單片機(jī)的IP CORE，使用Verilog語言設(shè)計(jì)DS80C320單片機(jī)的IP CORE；
　　文章首先介紹51系列的功能結(jié)構(gòu)，討論了本設(shè)計(jì)所采用的具體結(jié)構(gòu)，并通過對(duì)8051軟核的設(shè)計(jì)來詳細(xì)闡明該結(jié)構(gòu)在適應(yīng)FPGA設(shè)計(jì)方面的優(yōu)點(diǎn)；在第四章介紹了本設(shè)計(jì)內(nèi)部指令具體的執(zhí)行流程與時(shí)序，從而將各個(gè)模塊的

2、功能聯(lián)合起來介紹；其次對(duì)DS80C320單片機(jī)IP CORE的介紹，主要集中在與8051在功能以及時(shí)序上面的差異，重點(diǎn)介紹了80C51單片機(jī)沒有的定時(shí)器2以及增強(qiáng)型串口的設(shè)計(jì)。最后是測(cè)試驗(yàn)證與總結(jié)；
　　設(shè)計(jì)主要遵循該單片機(jī)的用戶手冊(cè)以及官方的正式資料，按照黑盒子的理論來進(jìn)行，在保證兼容性的基礎(chǔ)上，對(duì)性能進(jìn)行了大幅度的提高，其中，8051的頻率由傳統(tǒng)的12M提高到62.5M，DS80C320的頻率由33M提高到73M；
　　

3、最后的結(jié)果以軟IP CORE的形式給出，這樣可以使得設(shè)計(jì)既能方便的應(yīng)用到所有的通用FPGA芯片里面，也能無縫地轉(zhuǎn)移到ASIC工藝上面，同時(shí)，IP CORE的特點(diǎn)也使得本設(shè)計(jì)既可以作為單獨(dú)的模塊使用，也可以作為子模塊為其他的設(shè)計(jì)所采用。
　　本設(shè)計(jì)采用Altera公司的開發(fā)工具QUARTUS II4.0作為開發(fā)平臺(tái)，完成設(shè)計(jì)的綜合、布局布線、芯片映射、靜態(tài)時(shí)序分析以及芯片下載等工作；采用modelsim5.8進(jìn)行功能仿真以及時(shí)序仿真