醫(yī)用CT三維重建系統(tǒng)中PCIE數(shù)據(jù)傳輸接口的FPGA設(shè)計與實(shí)現(xiàn).pdf

1、隨著計算機(jī)處理器、顯卡核心、FPGA加速器等器件的數(shù)據(jù)處理速率越來越快，人們對數(shù)據(jù)的吞吐量產(chǎn)生了越來越高的要求。在醫(yī)用CT三維重建系統(tǒng)中FPGA硬件加速器對數(shù)據(jù)傳輸速率要求很高，傳統(tǒng)的PCI、PCI-X總線已無法滿足系統(tǒng)的性能需求。因此我們選擇了第三代總線PCIE(PCI Express)作為系統(tǒng)的數(shù)據(jù)傳輸接口，PCIE體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點(diǎn)，并且采用了一些新的技術(shù)成果。使得它的數(shù)據(jù)吞吐率可以達(dá)到很高的程度：單條鏈

2、路有效數(shù)據(jù)速率為2Gb/s。它同時還可以有多條鏈路。并且它與PCI具有后向兼容性，所以能直接用于當(dāng)前的操作系統(tǒng)，也可以直接采用PCI設(shè)備的驅(qū)動程序。
　　本文的主要目標(biāo)是實(shí)現(xiàn)PCIE的數(shù)據(jù)傳輸，滿足FPGA加速器對高速數(shù)據(jù)傳輸?shù)男枨?。論文首先對PCIE協(xié)議進(jìn)行了分析與研究，分析了各種數(shù)據(jù)包的格式與功能，根據(jù)其對數(shù)據(jù)處理功能的不同按三層進(jìn)行了剖析，這三層包括：傳輸層，數(shù)據(jù)鏈路層和物理層。在此基礎(chǔ)上研究了XILINX的PCIEIP核的

3、功能及產(chǎn)生與使用方法。最后實(shí)現(xiàn)了Local Interface接口模塊的設(shè)計，Local Interface相當(dāng)于PCIE分層協(xié)議的第四層：應(yīng)用層，它是PCIE中傳輸數(shù)據(jù)的起源地或目的地。在本論文中Local Interface的作用是通過它連接PCIE和存儲器，實(shí)現(xiàn)兩者之間的數(shù)據(jù)交換。存儲器中暫存FPGA加速器需要處理的以及處理完的數(shù)據(jù)。該模塊包含一個接收器和一個發(fā)送器，分別進(jìn)行TLP(Transaction Layerpacket)