體系結(jié)構(gòu)級低能耗Cache和動態(tài)電壓縮放技術(shù)研究.pdf

1、隨著集成電路制造技術(shù)的持續(xù)發(fā)展，芯片的集成度和工作速度不斷增加，功耗密度顯著增大，功耗已經(jīng)成為計(jì)算機(jī)系統(tǒng)設(shè)計(jì)中與性能同等重要的首要設(shè)計(jì)約束。在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，處理器速度遠(yuǎn)遠(yuǎn)高于存儲器速度，Cache作為處理器與主存之間的重要橋梁，在計(jì)算機(jī)系統(tǒng)的性能優(yōu)化中發(fā)揮著重要作用，但Cache也占據(jù)著處理器的大部分能耗。處理器及其Cache存儲器是整個計(jì)算機(jī)系統(tǒng)能耗的主要來源，降低其能耗對于優(yōu)化計(jì)算機(jī)系統(tǒng)，特別是嵌入式系統(tǒng)，有著重要的意義。

2、 本文主要研究體系結(jié)構(gòu)級的低能耗技術(shù)，利用優(yōu)化Cache結(jié)構(gòu)和動態(tài)電壓縮放兩種技術(shù)來實(shí)現(xiàn)處理器及其Cache的低能耗。本文首先詳細(xì)地分析了低能耗Cache技術(shù)的研究現(xiàn)狀，將該技術(shù)總結(jié)為基于模塊分割的方法、基于路預(yù)測的方法、添加一級小Cache的方法、優(yōu)化標(biāo)識比較的方法和動態(tài)可重構(gòu)Cache的方法等五大類，并在此基礎(chǔ)上，提出了帶有效位預(yù)判的部分標(biāo)識比較Cache、帶有效位判別的分離比較Cache、基于程序段的可重構(gòu)Cache等三種Cac

3、he結(jié)構(gòu)。然后從不同的實(shí)現(xiàn)層面分析比較了現(xiàn)有的電壓縮放技術(shù)及其縮放算法，提出了一種基于程序段的動態(tài)電壓縮放算法。最后結(jié)合可重構(gòu)Cache和動態(tài)電壓縮放技術(shù)，提出了一種基于程序段的可重構(gòu)Cache及處理器電壓自適應(yīng)算法。本文通過仿真實(shí)驗(yàn)證明了上述幾種方法的有效性。 本文所取得的研究成果主要有： 1．一種帶有效位預(yù)判的部分標(biāo)識比較Cache(PTC-V Cache)。組相聯(lián)Cache實(shí)現(xiàn)了高命中率，但同時也帶來了更多的能耗。

4、本文針對組相聯(lián)Cache，提出了一種帶有效位預(yù)判的部分標(biāo)識比較Cache，它能夠有效地節(jié)省Cache中信號放大器和位線的能耗。結(jié)果表明，PTC-V Cache平均能夠節(jié)省指令Cache中約55％的能耗。 2．一種帶有效位判別的分離比較Cache(SC-V Cache)。該Cache基于路暫停Cache結(jié)構(gòu)，在此基礎(chǔ)上，設(shè)計(jì)了有效位判斷和分離標(biāo)識比較器。它能縮短標(biāo)識比較的時間，并且減少對無效數(shù)據(jù)塊讀取的能耗，以確保同時獲得高性能和

5、低能耗。該方案很大程度上節(jié)省了路暫停Cache的平均能耗，尤其對于大容量Cache。 3．一種基于程序段的可重構(gòu)Cache自適應(yīng)算法PBSTA。該算法使用建立在指令工作集簽名基礎(chǔ)上的程序段監(jiān)測狀態(tài)機(jī)來判斷程序段是否發(fā)生變化，并做出容量調(diào)整決定：在程序段內(nèi)，該算法使用容量調(diào)整狀態(tài)機(jī)來指導(dǎo)Cache進(jìn)行容量調(diào)整。與先前的算法相比，該算法不僅有效地降低了Cache存儲系統(tǒng)的能耗，而且減少了不必要的重構(gòu)所帶來的性能損失。 4．一

6、種基于程序段的動態(tài)電壓縮放算法PBVSA。該算法使用程序段監(jiān)測狀態(tài)機(jī)來判斷程序段是否發(fā)生變化，并做出CPU電壓和頻率調(diào)整決定，在程序段內(nèi)，該算法通過計(jì)算該程序段的頻率縮放因子β(片外工作時間與片上工作時間的比例關(guān)系)來設(shè)定CPU的電壓和頻率。結(jié)果表明，該算法在保證系統(tǒng)性能的前提下，有效地降低了處理器的能耗。 5．一種基于程序段的可重構(gòu)Cache與處理器電壓自適應(yīng)算法CVPBSTA。該算法結(jié)合PBSTA算法與PBVSA算法的特點(diǎn)，使用程序