IP網(wǎng)絡(luò)適配器硬件系統(tǒng)的研究與設(shè)計(jì).pdf

1、在目前，計(jì)算機(jī)網(wǎng)絡(luò)普遍采用的通信方式是在局域網(wǎng)或者廣域網(wǎng)的基礎(chǔ)上運(yùn)行TCP/IP協(xié)議，它采用分層進(jìn)行開發(fā)，每一層分別負(fù)責(zé)不同的通信功能，傳輸數(shù)據(jù)時在各個分層加入各自的協(xié)議信息，但實(shí)際上運(yùn)行的網(wǎng)絡(luò)的最底層的協(xié)議信息是局域網(wǎng)協(xié)議或者廣域網(wǎng)協(xié)議，而不是TCP/IP協(xié)議中的信息。 為了解決上述問題，提出組建一個直接通過傳輸介質(zhì)雙絞線來傳輸IP分組的獨(dú)立的IP網(wǎng)絡(luò)，分析相應(yīng)的工作原理和拓?fù)浣Y(jié)構(gòu)，并且研究設(shè)計(jì)與之相適應(yīng)的IP網(wǎng)絡(luò)適配器。

2、 在對IP網(wǎng)絡(luò)適配器進(jìn)行大量研究與論證的基礎(chǔ)上，通過分析、設(shè)計(jì)與實(shí)驗(yàn)，選擇美國PLX公司生產(chǎn)的PCI9054專用芯片控制IP網(wǎng)絡(luò)適配器的PC機(jī)接口部分，采用Cypress半導(dǎo)體公司推出高速串行數(shù)據(jù)通信的發(fā)送芯片CY7B923和接收芯片CY7B933以及高速低功耗的先進(jìn)先出緩沖存儲器芯片CY7C453，構(gòu)成IP網(wǎng)絡(luò)適配器的數(shù)據(jù)發(fā)送/接收部分，采用Altera公司的低價位Cyclone系列芯片EP1C6Q240C8 FPGA芯片作為控制

3、部分，分別完成各個部分的電路設(shè)計(jì)。 整個系統(tǒng)硬件語言設(shè)計(jì)選用VHDL語言，在QUARTUS II5.0軟件開發(fā)平臺中完成了對整個硬件程序的設(shè)計(jì)開發(fā)。通過分析IP網(wǎng)絡(luò)適配器的工作原理，將系統(tǒng)劃分為三大功能模塊：即IP數(shù)據(jù)報(bào)接收控制模塊、IP數(shù)據(jù)報(bào)發(fā)送控制模塊、控制模塊，并分模塊進(jìn)行程序代碼編寫和仿真測試。 最后，對所設(shè)計(jì)實(shí)現(xiàn)的基于雙絞線的IP網(wǎng)絡(luò)適配器進(jìn)行了時序測試以及功能仿真。軟件方面，用WinDriver開發(fā)硬件驅(qū)動程