基于IXP2400網(wǎng)絡(luò)處理器的MPLS轉(zhuǎn)發(fā)的研究與設(shè)計(jì).pdf

1、本論文課題來源于作者在港灣網(wǎng)絡(luò)有限公司實(shí)習(xí)期間的實(shí)際項(xiàng)目。 隨著網(wǎng)絡(luò)帶寬需求的飛速增長以及多媒體通信技術(shù)的迅速發(fā)展，對位于各網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)備的性能提出了更高的要求，在要求更高吞吐量的同時(shí)，還要求網(wǎng)絡(luò)設(shè)備能夠很好的支持新的協(xié)議和應(yīng)用。 而早期基于通用CPU使用軟件實(shí)現(xiàn)的設(shè)備雖然具有很好的靈活性，但其性能卻不能得到很好的提高； 于是出現(xiàn)了ASIC技術(shù)，采用硬件實(shí)現(xiàn)二、三層的處理，性能問題得到了很好的解決，然而開發(fā)成本高，

2、缺乏靈活性，也沒有很好的解決網(wǎng)絡(luò)飛速發(fā)展帶來的高性能和高靈活性要求； 于是出現(xiàn)了網(wǎng)絡(luò)處理器技術(shù)。 該項(xiàng)目就是為解決上述問題而設(shè)計(jì)實(shí)現(xiàn)的一款基于IXP2400的網(wǎng)絡(luò)處理器。該處理器定位于網(wǎng)絡(luò)邊緣路由器，以解決用戶的最后一公里問題。 本文在分析MPLS基本原理及IXP2400硬件架構(gòu)和工作原理的基礎(chǔ)上，充分利用了IXP2400提供的多線程機(jī)制、分立式總線結(jié)構(gòu)及分布式緩存技術(shù)，設(shè)計(jì)了MPLS網(wǎng)絡(luò)處理器的硬件框架及軟件架