ABS-S信道解調(diào)芯片中CORDIC函數(shù)的分析與設(shè)計(jì).pdf

1、隨著信息產(chǎn)業(yè)和微電子技術(shù)的飛速發(fā)展，數(shù)字集成電路已成為信息產(chǎn)業(yè)大樓的基石。另一方面，數(shù)字電視衛(wèi)星直播業(yè)務(wù)在全球各地，特別是在美國、歐洲、日本等國家和地區(qū)得到了蓬勃發(fā)展，近年來我國也十分重視數(shù)字電視直播衛(wèi)星的發(fā)展。
　　本課題所研究的CORDIC正是應(yīng)用于ABS-S信道解調(diào)芯片——我國具有自主知識(shí)產(chǎn)權(quán)的直播衛(wèi)星系統(tǒng)中的關(guān)鍵技術(shù)之一。本課題主要研究內(nèi)容如下：
　　首先，詳細(xì)分析了CORDIC函數(shù)基本算法，并討論了抽象出來的統(tǒng)一迭

2、代公式，討論了CORDIC函數(shù)的擴(kuò)展應(yīng)用，如計(jì)算sin、cos、tan、arctan等三角函數(shù)，log、ln、exp等超越函數(shù)，以及在收斂范圍內(nèi)的乘除法。簡單介紹了信道解調(diào)系統(tǒng)，根據(jù)ABS-S解調(diào)算法自身的特點(diǎn)，討論了在本系統(tǒng)中，解調(diào)算法某些模塊可以和cordic算法相結(jié)合，實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化的可能性。
　　隨后，討論了CORDIC函數(shù)的幾種電路結(jié)構(gòu)，從ASIC設(shè)計(jì)流程和設(shè)計(jì)要素入手，詳細(xì)分析了影響芯片質(zhì)量參數(shù)（時(shí)序、功耗、面積）的基本

3、特性，針對這些特性和系統(tǒng)中的具體應(yīng)用，對cordic-iterative-unit作了功耗優(yōu)化，對arctan_cordic和sc_cordic作了時(shí)序優(yōu)化，對phase_detector作了面積上的優(yōu)化。利用synopsys公司的綜合工具designcomplier，采用中芯國際0.13微米工藝對設(shè)計(jì)作了綜合，得到面積、時(shí)序、功耗報(bào)告，性能均能達(dá)到設(shè)計(jì)要求。在這一部分最后，列出了實(shí)測的電路計(jì)算精度表、分析了RTL電路引入的誤差并在設(shè)計(jì)

4、中加入了改善誤差的結(jié)構(gòu)、討論了算法引入的增益因子及其消除設(shè)計(jì)、討論了電路的溢出及其避免的方法。
　　其次，搭建了CORDIC仿真環(huán)境，完成CORDIC電路功能仿真。給出了驗(yàn)證策略，主要包括：用C程序生成測試向量；用C程序生成fixedangle；將verilog代碼計(jì)算結(jié)果以文本形式保存；用matlab還原輸出數(shù)據(jù)與C算法作比較；保存正確的輸入輸出向量，在下次改動(dòng)后，直接利用已有的perl腳本進(jìn)行比較。
　　最后，完成COR