高精度低功耗多位量化Σ-△調(diào)制器的研究.pdf

1、隨著消費(fèi)類電子產(chǎn)品，尤其是在音頻領(lǐng)域的蓬勃發(fā)展，作為模擬信號(hào)與數(shù)字處理芯片橋梁的ADC受到越來越多的重視。為了提高便攜式電子產(chǎn)品的使用時(shí)間，ADC的低功耗研究成為了熱點(diǎn)?？紤]到目前高精度音頻帶寬的∑－△ADC功耗較大（>10mW），其中∑－△調(diào)制器的功耗一般大于1mW。本論文在結(jié)合和分析了∑－△ADC的發(fā)展現(xiàn)狀和趨勢(shì)的基礎(chǔ)上，提出了低功耗高精度音頻帶寬∑－△調(diào)制器的設(shè)計(jì)與研究方案，實(shí)現(xiàn)16bit精度以及<500μW的功耗。 ∑—

2、△調(diào)制器低功耗的實(shí)現(xiàn)很大程度由系統(tǒng)構(gòu)架所決定。論文詳盡地分析和比較了系統(tǒng)設(shè)計(jì)的主要指標(biāo)，包括過采樣率OSR，調(diào)制器階數(shù)L，量化位數(shù)M等，從中選擇最能兼顧高精度，低功耗和穩(wěn)定性的系統(tǒng)實(shí)現(xiàn)方案。 在電路設(shè)計(jì)中，詳細(xì)地討論了各種非理想性因素對(duì)于∑—△調(diào)制器的影響，并相應(yīng)地在SIMULINK環(huán)境下建立一套完整的非理想性因素的仿真工具，通過分析電路非理想性因素對(duì)于∑－△調(diào)制器的影響，指導(dǎo)電路設(shè)計(jì)以最低的功耗實(shí)現(xiàn)目標(biāo)性能。 電路的設(shè)