基于FPGA的射頻功放數(shù)字預(yù)失真器設(shè)計(jì).pdf

1、功率放大器是通信系統(tǒng)中最重要的器件之一，存在著固有的非線性。非線性效應(yīng)導(dǎo)致信號(hào)帶寬之外的頻譜再生或擴(kuò)展，對(duì)鄰近信道造成干擾，使通信質(zhì)量下降。新型調(diào)制方式，比如QAM和QPSK，由于具有較高的峰均比，尤其容易受到非線性失真的影響。因而減小功放的非線性效應(yīng)對(duì)于通信系統(tǒng)來說十分重要。傳統(tǒng)的功率回退法大大降低了功放的效率。為了獲得高效率同時(shí)線性度比較好的功率放大器，通常可采用線性化的方法來實(shí)現(xiàn)。在各種線性化方法中，數(shù)字預(yù)失真技術(shù)是最近研究的熱門

2、。因?yàn)樗坏?shí)現(xiàn)，可不受調(diào)制方式及外部環(huán)境的影響，有廣泛的應(yīng)用范圍和較好的穩(wěn)定性。而且在數(shù)字域里面也更方便實(shí)現(xiàn)各種算法，具有更高的靈活性。本文的目標(biāo)即在分析功放非線性特性的基礎(chǔ)上，設(shè)計(jì)一種基于FGPA的數(shù)字預(yù)失真器。
　　傳統(tǒng)的查找表數(shù)字預(yù)失真算法需要進(jìn)行同步，運(yùn)算量大。本文設(shè)計(jì)了一種基于訓(xùn)練序列的查找表數(shù)字預(yù)失真算法，無需同步，減小了運(yùn)算量，并利用此算法設(shè)計(jì)了基于FPGA的數(shù)字預(yù)失真器，根據(jù)FPGA特點(diǎn)優(yōu)化了算法，使其占有更少的

3、資源。
　　本算法采用閉環(huán)鏈路來提取功放模型和實(shí)現(xiàn)線性化。整個(gè)基帶數(shù)字預(yù)失真系統(tǒng)分為兩部分，本課題的研究主要是基帶部分的設(shè)計(jì)。在數(shù)字預(yù)失真算法的具體實(shí)現(xiàn)中，首先在FPGA內(nèi)部產(chǎn)生鋸齒波的訓(xùn)練序列，經(jīng)過DA變換，傳遞給射頻功放后，再經(jīng)AD反饋回來，以提取功放的非線性信息。由此對(duì)比理想功放的增益即得到離散的預(yù)失真函數(shù)，將其存儲(chǔ)在LUT表中。LUT表的更新亦基于此原理。當(dāng)預(yù)失真器開始工作時(shí)，輸入的基帶數(shù)字信號(hào)與LUT表中的離散預(yù)失真函數(shù)