基于FPGA的射頻功放數字預失真器設計.pdf

1、功率放大器是通信系統中最重要的器件之一，存在著固有的非線性。非線性效應導致信號帶寬之外的頻譜再生或擴展，對鄰近信道造成干擾，使通信質量下降。新型調制方式，比如QAM和QPSK，由于具有較高的峰均比，尤其容易受到非線性失真的影響。因而減小功放的非線性效應對于通信系統來說十分重要。傳統的功率回退法大大降低了功放的效率。為了獲得高效率同時線性度比較好的功率放大器，通常可采用線性化的方法來實現。在各種線性化方法中，數字預失真技術是最近研究的熱門

2、。因為它一旦實現，可不受調制方式及外部環(huán)境的影響，有廣泛的應用范圍和較好的穩(wěn)定性。而且在數字域里面也更方便實現各種算法，具有更高的靈活性。本文的目標即在分析功放非線性特性的基礎上，設計一種基于FGPA的數字預失真器。
　　傳統的查找表數字預失真算法需要進行同步，運算量大。本文設計了一種基于訓練序列的查找表數字預失真算法，無需同步，減小了運算量，并利用此算法設計了基于FPGA的數字預失真器，根據FPGA特點優(yōu)化了算法，使其占有更少的

3、資源。
　　本算法采用閉環(huán)鏈路來提取功放模型和實現線性化。整個基帶數字預失真系統分為兩部分，本課題的研究主要是基帶部分的設計。在數字預失真算法的具體實現中，首先在FPGA內部產生鋸齒波的訓練序列，經過DA變換，傳遞給射頻功放后，再經AD反饋回來，以提取功放的非線性信息。由此對比理想功放的增益即得到離散的預失真函數，將其存儲在LUT表中。LUT表的更新亦基于此原理。當預失真器開始工作時，輸入的基帶數字信號與LUT表中的離散預失真函數