嵌入式系統(tǒng)的顯卡方案設(shè)計(jì)與實(shí)現(xiàn).pdf

1、自90年代以來，嵌入式系統(tǒng)已以其不可壟斷性和高性價(jià)比的特點(diǎn)不斷滲入到計(jì)算機(jī)控制工業(yè)的方方面面。該系統(tǒng)以各種微處理器代替通用計(jì)算機(jī)的CPU，以Flash和SRAM/SDRAM代替ROM、RAM以及硬盤，以嵌入式操作系統(tǒng)和應(yīng)用軟件代替通用計(jì)算機(jī)的壟斷操作系統(tǒng)(Windows、DOS等)和各種應(yīng)用軟件。在計(jì)算機(jī)專用控制領(lǐng)域，嵌入式系統(tǒng)替代通用計(jì)算機(jī)已成為不可逆轉(zhuǎn)的趨勢(shì)。目前，液晶顯示器以其體積小、重量輕、輻射小的特點(diǎn)成為人機(jī)界面設(shè)計(jì)的最佳選擇

2、。為了將液晶顯示器應(yīng)用到嵌入式系統(tǒng)中，給該系統(tǒng)帶來類似通用計(jì)算機(jī)的人機(jī)交互界面，目前常用單片機(jī)直接驅(qū)動(dòng)顯示器或以FPGA驅(qū)動(dòng)顯示器的方法，但這些做法都會(huì)占用嵌入式系統(tǒng)CPU大量時(shí)間，影響其控制自動(dòng)化設(shè)備的主要功能。為了解決這個(gè)問題，本文研究并開發(fā)一種面向嵌入式系統(tǒng)的，以FPGA為中心的顯卡系統(tǒng)。
　　該顯卡系統(tǒng)以單片DDR SDRAM為顯示存儲(chǔ)器存儲(chǔ)圖像數(shù)據(jù)，以FPGA為控制中心，嵌入式系統(tǒng)僅需通過I/O口在需改變圖像時(shí)輸出一幀數(shù)

3、據(jù)至顯卡，不需實(shí)時(shí)提供數(shù)據(jù)流和各種顯示器控制信號(hào)，從而使嵌入式微處理器有足夠的時(shí)間控制其所在的自動(dòng)化系統(tǒng)。
　　在具體實(shí)現(xiàn)方面，設(shè)計(jì)從硬件電路入手，解決了各器件間的電平兼容和接口問題；設(shè)計(jì)了液晶顯示模組驅(qū)動(dòng)電路，主要包括雙極性驅(qū)動(dòng)電壓電路和緩沖電路設(shè)計(jì)，并以此電路板作為系統(tǒng)開發(fā)的基礎(chǔ)，設(shè)計(jì)FPGA內(nèi)部邏輯模塊。
　　設(shè)計(jì)根據(jù)本系統(tǒng)多時(shí)鐘域的特點(diǎn)以及DDR SDRAM的驅(qū)動(dòng)要求，以數(shù)據(jù)通路模塊和數(shù)據(jù)控制模塊組成整個(gè)系統(tǒng)，協(xié)調(diào)各

4、器件間的操作；研究并完成數(shù)據(jù)跨時(shí)鐘域的同步設(shè)計(jì)，以緩沖存儲(chǔ)模塊隔離各時(shí)鐘域；合理分配讀寫時(shí)序，設(shè)置DDR SDRAM控制模塊以驅(qū)動(dòng)存儲(chǔ)器。
　　本文設(shè)計(jì)的顯示系統(tǒng)以800×480分辨率液晶顯示器為圖像輸出設(shè)備，具有面向微處理器的通用接口，可匹配數(shù)據(jù)輸出時(shí)鐘頻率50MHz以下的微處理器。由于該獨(dú)立系統(tǒng)沒有數(shù)據(jù)來源，為了驗(yàn)證設(shè)計(jì)的正確性，本文采用周立功單片機(jī)有限公司的EasyARM2131開發(fā)板設(shè)計(jì)了測(cè)試系統(tǒng)以驗(yàn)證系統(tǒng)結(jié)果。當(dāng)單片機(jī)輸