ZnVSb基壓敏電阻陶瓷的低溫?zé)Y(jié)及電性能研究.pdf

1、集成電路和表面安裝技術(shù)的飛速發(fā)展，促使ZnO壓敏電阻向小型化、低壓化方向發(fā)展。疊層片式化是目前實(shí)現(xiàn)ZnO基壓敏電阻低壓化的最佳方式。為降低疊層片式壓敏電阻的生產(chǎn)成本，要求ZnO基陶瓷在具有優(yōu)良的電學(xué)非線性、均勻顯微結(jié)構(gòu)的同時(shí)，還要具較低的燒結(jié)溫度。這樣，就可以用Aged比較大、甚至是純Ag內(nèi)電極取代目前被廣泛使用的價(jià)格昂貴的低Ag/Pd比內(nèi)電極。為此本文比較系統(tǒng)深入地研究了ZnVSb壓敏電阻陶瓷的低溫?zé)Y(jié)和電性能，主要包括以下內(nèi)容：

2、 在綜合分析摻雜元素對(duì)ZnO壓敏電阻陶瓷燒結(jié)、顯微結(jié)構(gòu)和性能影響的基礎(chǔ)上提出了低壓ZnO壓敏電阻的組份設(shè)計(jì)原則，并確定了ZnVSb陶瓷的基本組份：以ZnO-V<,2>O<,5>二元系為基、以Sb摻雜作為主要的顯微組織調(diào)節(jié)劑和改性劑、以Mn和Co作為主要的非線性促進(jìn)劑。 以基本組份為基礎(chǔ)，研究了Sb以P-Ⅰ型V/Sb前驅(qū)體、P-Ⅱ型V/Sb前驅(qū)體、Sb<,2>O<,3>和α-Zn<,7>Sb<,2>O<,12>尖晶石等四種摻雜

3、對(duì)ZnVSb壓敏電阻陶瓷顯微結(jié)構(gòu)和性能的影響，揭示了P-Ⅰ、P-Ⅱ型V/Sb前驅(qū)體和Sb<,2>O<,3>摻雜ZnVSb陶瓷中尖晶石的形成機(jī)理，以及V/Sb前驅(qū)體和ZnSb尖晶石相含量對(duì)ZnVSb壓敏電阻陶瓷顯微組織均勻性和壓敏特性的影響規(guī)律。以上四種Sb摻雜均可以使陶瓷顯微結(jié)構(gòu)均勻化。前三種ZnVSb陶瓷中， Sb摻雜形式的變化，降低了化學(xué)反應(yīng)中間產(chǎn)物ZnSb<,2>O<,6>的形成溫度，促進(jìn)了ZnSb尖晶石相形成。因此，ZnVSb陶

4、瓷晶粒逐步細(xì)化，摻雜元素在晶界的偏聚加劇，陶瓷的非線性特性逐步改善，但壓敏電壓也隨之升高。0～1.5m01％P-Ⅰ型前驅(qū)體或尖晶石摻雜的ZnVSb陶瓷也表現(xiàn)出類似的變化，非線性系數(shù)從摻雜量為零時(shí)的20左右一直提高至摻雜量為1.5mol％時(shí)的80 以上，壓敏電壓則從162V/mm升高到1250V/mm以上，陶瓷的最低成瓷溫度從900℃提高至950℃以上。從ZnVSb陶瓷在低壓應(yīng)用方面的角度考慮，無論Sb以何種方式進(jìn)行摻雜，其摻雜量應(yīng)被限制

5、在0.5mol％以下。 采用唯象晶粒生長動(dòng)力學(xué)公式G<'n>－G<'n><,0>=K<,0>texp(-Q/RT)，對(duì)以上四種Sb摻雜總量相當(dāng)于0.5mol％Sb<,2>O<,3>的ZnVSb陶瓷燒結(jié)過程中的晶粒生長行為進(jìn)行了定量分析，通過實(shí)驗(yàn)確定出四種ZnVSb陶瓷的晶粒生長動(dòng)力學(xué)指數(shù)和晶粒生長激活能，分別為：2.44、218KJ/mol，2.49、292KJ/mol， 4.03、356KJ/mol，和2.56、236KJ/m

6、ol。ZnVSb陶瓷的燒結(jié)過程主要受到液相輔助及尖晶石相釘扎的雙重機(jī)理控制。Sb摻雜形式的變化，主要通過影響陶瓷在燒結(jié)過程中液相和尖晶石的形成來影響陶瓷的顯微結(jié)構(gòu)和電性能。 P-Ⅰ型V/Sb前驅(qū)體摻雜量相當(dāng)于 0.5mol％Sb<,2>O<,3>的最優(yōu)組份ZnVSb陶瓷在900℃即可燒結(jié)成瓷，顯微結(jié)構(gòu)均勻、相對(duì)致密度>97％、非線性系數(shù)為56，壓敏電壓為556V/mm，漏電流密度為26μA·cm<'-2>。 以最優(yōu)組份ZnVSb

7、陶瓷為基礎(chǔ)，以電子陶瓷生產(chǎn)通用的氧化物為原料，采用流延工藝試制了單片及疊層壓敏電阻。優(yōu)化了制備工藝，解決了流延薄片翹曲變形的難題，成功制備出表面平整、厚度在500μm以下的單片 ZnVSb基壓敏電阻。并研究了素坯體厚度對(duì)單片壓敏電阻電性能的影響。當(dāng)素坯體厚度小于1mm時(shí)，隨著厚度的降低，晶界特性的不均勻性對(duì)陶瓷電性能的負(fù)面影響逐步增大，單片壓敏電阻的非線性系數(shù)及工作電壓逐步隨之降低。 初步研究了Ag內(nèi)電極/ZnVSb壓敏電阻陶瓷