工藝無關(guān)負阻抗放大器的設(shè)計與研究.pdf

1、基于模擬集成電路基本理論及BSIM模型，論文針對BSIM3系列模型的0.25um和0.18um的工藝庫對CMOS全差分運算放大器進行了性能指標(biāo)及測試技術(shù)探討，并研究設(shè)計了與工藝和溝道長度無關(guān)CMOS全差分短溝道器件放大器、偏置電流產(chǎn)生電路。
　　 首先，通過短溝道器件對電路的直流偏置、直流增益、匹配度、噪聲和放大器帶寬等性能指標(biāo)的分析，確定采用短溝道器件時電路性能指標(biāo)的變化；并通過不同工藝下的幾種典型運放結(jié)構(gòu)的性能變化進行優(yōu)劣對

2、比，來進一步量化工藝對電路性能的影響，并提出了改進思想。
　　 進而，在分析的基礎(chǔ)上搭建增益與工藝和短溝道器件溝道長度無關(guān)的CMOS放大器的結(jié)構(gòu)，并在HSPICE環(huán)境下采用BSIM3的CMOS工藝模型，對典型單元電路進行HSPICE模擬。同時設(shè)計了采用襯底驅(qū)動技術(shù)的偏置電路，能產(chǎn)生與工藝和器件溝道長度無關(guān)的偏置電流。并采用適當(dāng)?shù)墓材７答伡夹g(shù)和補償技術(shù)維持系統(tǒng)的穩(wěn)定。
　　 最后，基于上述放大器的設(shè)計思想采用負阻抗技術(shù)提高

3、放大器的增益，然后結(jié)合理論分析，對電路進行進一步的改進，針對增益、單位增益帶寬、相位裕度三個性能指標(biāo)對電路進行改善，并結(jié)合分析使放大器在保持高增益的同時其單位增益帶寬和相位裕度保持在一個相對固定的值。
　　 結(jié)果表明，所設(shè)計的高增益、恒定單位增益帶寬和相位裕度的CMOS全差分運算放大器已滿足并部分超出了預(yù)設(shè)指標(biāo)。該兩級CMOS全差分運算放大器的開環(huán)增益為92dB，單位增益帶寬 60MHz，相位裕度89度，功耗2.1mW。調(diào)試后的