工藝無(wú)關(guān)負(fù)阻抗放大器的設(shè)計(jì)與研究.pdf

1、基于模擬集成電路基本理論及BSIM模型，論文針對(duì)BSIM3系列模型的0.25um和0.18um的工藝庫(kù)對(duì)CMOS全差分運(yùn)算放大器進(jìn)行了性能指標(biāo)及測(cè)試技術(shù)探討，并研究設(shè)計(jì)了與工藝和溝道長(zhǎng)度無(wú)關(guān)CMOS全差分短溝道器件放大器、偏置電流產(chǎn)生電路。
　　 首先，通過(guò)短溝道器件對(duì)電路的直流偏置、直流增益、匹配度、噪聲和放大器帶寬等性能指標(biāo)的分析，確定采用短溝道器件時(shí)電路性能指標(biāo)的變化；并通過(guò)不同工藝下的幾種典型運(yùn)放結(jié)構(gòu)的性能變化進(jìn)行優(yōu)劣對(duì)

2、比，來(lái)進(jìn)一步量化工藝對(duì)電路性能的影響，并提出了改進(jìn)思想。
　　 進(jìn)而，在分析的基礎(chǔ)上搭建增益與工藝和短溝道器件溝道長(zhǎng)度無(wú)關(guān)的CMOS放大器的結(jié)構(gòu)，并在HSPICE環(huán)境下采用BSIM3的CMOS工藝模型，對(duì)典型單元電路進(jìn)行HSPICE模擬。同時(shí)設(shè)計(jì)了采用襯底驅(qū)動(dòng)技術(shù)的偏置電路，能產(chǎn)生與工藝和器件溝道長(zhǎng)度無(wú)關(guān)的偏置電流。并采用適當(dāng)?shù)墓材７答伡夹g(shù)和補(bǔ)償技術(shù)維持系統(tǒng)的穩(wěn)定。
　　 最后，基于上述放大器的設(shè)計(jì)思想采用負(fù)阻抗技術(shù)提高

3、放大器的增益，然后結(jié)合理論分析，對(duì)電路進(jìn)行進(jìn)一步的改進(jìn)，針對(duì)增益、單位增益帶寬、相位裕度三個(gè)性能指標(biāo)對(duì)電路進(jìn)行改善，并結(jié)合分析使放大器在保持高增益的同時(shí)其單位增益帶寬和相位裕度保持在一個(gè)相對(duì)固定的值。
　　 結(jié)果表明，所設(shè)計(jì)的高增益、恒定單位增益帶寬和相位裕度的CMOS全差分運(yùn)算放大器已滿足并部分超出了預(yù)設(shè)指標(biāo)。該兩級(jí)CMOS全差分運(yùn)算放大器的開(kāi)環(huán)增益為92dB，單位增益帶寬 60MHz，相位裕度89度，功耗2.1mW。調(diào)試后的