信息安全芯片的防御攻擊技術(shù)研究.pdf

1、信息安全技術(shù)在國(guó)家安全和社會(huì)經(jīng)濟(jì)生活中發(fā)揮著極其重要的作用,而各種安全芯片是信息安全技術(shù)不可或缺的硬件載體。目前由于SoC技術(shù)的進(jìn)步,安全芯片已經(jīng)發(fā)展成為功能齊全,軟硬件結(jié)構(gòu)復(fù)雜的嵌入式系統(tǒng),但是同時(shí)安全芯片卻普遍存在著安全性問(wèn)題,尤其是旁道攻擊技術(shù)的存在,對(duì)安全芯片構(gòu)成了嚴(yán)重的威脅。本文從如何建構(gòu)抗攻擊的安全芯片SoC系統(tǒng)出發(fā),提出了相應(yīng)的系統(tǒng)結(jié)構(gòu)、安全策略和關(guān)鍵的防御攻擊技術(shù)。研究表明,旁道攻擊防御技術(shù)對(duì)于維護(hù)安全芯片的安全性具有至

2、關(guān)重要的作用,而功耗分析攻擊是目前最具代表性的旁道攻擊方法,因此本文從系統(tǒng)、算法和VLSI設(shè)計(jì)等各個(gè)層次研究了功耗分析攻擊的防御技術(shù)。
　　 首先本文研究了功耗分析攻擊的原理和基于SPA的功耗軌跡分析方法,并提出了針對(duì)功耗軌跡分析的防御措施。本文將時(shí)間隨機(jī)化方法作為一種系統(tǒng)級(jí)的防御技術(shù)進(jìn)行了深入研究,建立了時(shí)間隨機(jī)化條件下DPA攻擊的理論模型,準(zhǔn)確地揭示了時(shí)間隨機(jī)化方法防御DPA攻擊的內(nèi)在機(jī)理,并進(jìn)一步提出將時(shí)間延遲作為不同概率

3、分布的隨機(jī)變量進(jìn)行對(duì)比分析,因而得出了特定條件下的最優(yōu)概率分布律。為了保證時(shí)間隨機(jī)化方法的效能,本文也提出和應(yīng)用了多時(shí)鐘技術(shù)來(lái)抑制總功耗分析。為了便于系統(tǒng)集成和推廣應(yīng)用,本文以時(shí)間隨機(jī)化方法為基礎(chǔ)提出了SoC系統(tǒng)旁道攻擊防御單元的設(shè)計(jì)方案。
　　 本文提出了三種適用于公鑰制密碼系統(tǒng)RSA和ECC的抗攻擊算法,RDE,MRDE和MRRE算法,三種新算法都能夠有效地防御SEMD型,MESD型和ZEMD型DPA攻擊,同時(shí)其所導(dǎo)致的硬件

4、成本的上升和運(yùn)算速度的損失都相對(duì)較小。RDE算法主要應(yīng)用了隨機(jī)延遲計(jì)算的機(jī)制,MRDE算法則進(jìn)一步增加了屏蔽運(yùn)算,而MRRE算法則結(jié)合數(shù)據(jù)屏蔽技術(shù)和隨機(jī)重編碼方法。
　　 本文也研究了如何合理地將防御攻擊技術(shù)轉(zhuǎn)化為具體的VLSI設(shè)計(jì)。針對(duì)實(shí)際應(yīng)用的需要,本文以MRRE算法為基礎(chǔ)研制了抗攻擊RSA協(xié)處理器IP核,該IP核的突出優(yōu)點(diǎn)是實(shí)現(xiàn)了抗攻擊能力與面積、速度等多個(gè)指標(biāo)的有機(jī)統(tǒng)一。本文的抗攻擊RSA協(xié)處理器能夠在硬件復(fù)用的條件下執(zhí)