基帶處理器中多模塊速傅里葉變換(FFT)加速器的研究與設(shè)計(jì).pdf

1、多?；鶐幚砥魇且环N兼容多標(biāo)準(zhǔn)的通信平臺(tái)。由于其靈活可配置,正漸漸成為未來通信設(shè)備的發(fā)展方向?？焖俑道锶~變換(FFT)及其反變換(IFFT)是數(shù)字信號(hào)處理中常用的工具,廣泛應(yīng)用于各種通信系統(tǒng),特別是基于正交頻分復(fù)用(OFDM)技術(shù)的通信系統(tǒng)。因此,對(duì)于上述多?；鶐幚砥?多模FFT加速器是必不可少的。它可以減輕系統(tǒng)中其它處理器的運(yùn)算量從而保持整個(gè)系統(tǒng)的性能。本文的研究目標(biāo)是設(shè)計(jì)適用于多標(biāo)準(zhǔn)基帶處理器的多模FFT加速器,并滿足目前主流的通

2、信標(biāo)準(zhǔn)要求,如IEEE802.11,IEEE802.16(WiMAX),DVT-T/H,CMMB等。
　　 本文首先在算法級(jí),研究了FFT運(yùn)算的各種分解方法,并從硬件實(shí)現(xiàn)的角度分析比較了這些算法。還針對(duì)FFT計(jì)算的有限字長(zhǎng)問題,提出了一種優(yōu)化的數(shù)據(jù)縮放方法,從而在高層次上進(jìn)行低復(fù)雜度的設(shè)計(jì)。其次,本文在結(jié)構(gòu)級(jí)研究了兩種常用的FFT處理器結(jié)構(gòu)——基于存儲(chǔ)器的結(jié)構(gòu)和流水線結(jié)構(gòu)。在此基礎(chǔ)上,設(shè)計(jì)了兩種針對(duì)不同應(yīng)用的多模FFT加速器——

3、高速應(yīng)用和低功耗低成本應(yīng)用。對(duì)于高速的設(shè)計(jì),本文優(yōu)化了SDF的流水線結(jié)構(gòu)以提高其工作頻率,并設(shè)計(jì)了一種流水線劃分方案以提高不同F(xiàn)FT模式的硬件復(fù)用。對(duì)低功耗低成本的設(shè)計(jì),本文提出了一種雙路并行處理的數(shù)據(jù)通路和一種高效的存儲(chǔ)器復(fù)用方案,有效節(jié)省了硬件面積和功耗。此外,在模塊級(jí),針對(duì)多模的要求,本文從面積和功耗的角度出發(fā),采用了一些設(shè)計(jì)方法提高硬件的復(fù)用度。最后,介紹了本設(shè)計(jì)的VLSI實(shí)現(xiàn)、驗(yàn)證以及芯片測(cè)試結(jié)果等。
　　 本文的兩個(gè)

4、設(shè)計(jì)都進(jìn)行了FPGA驗(yàn)證,并用ASIC方式實(shí)現(xiàn)。其中高速的設(shè)計(jì)方案,支持22到213(共12種模式)變長(zhǎng)度FFT運(yùn)算,在SMIC0.13-μmCMOS工藝下進(jìn)行了邏輯綜合和版圖設(shè)計(jì),峰值頻率可達(dá)400MHz,核面積為2.7mm2,經(jīng)版圖后仿,20MHz下的功耗為17.85mW。低功耗低成本的設(shè)計(jì)方案,支持8192/4096/2048三種變長(zhǎng)度FFT運(yùn)算,吞吐量滿足DVB-T/H標(biāo)準(zhǔn),在SMIC0.18-μmCMOS工藝下進(jìn)行了流片,核面