流量計量SOC芯片中USB引擎的設(shè)計.pdf

1、USB接口由于具有高速、連接簡單、無須外接電源及良好的兼容性等特點，目前已經(jīng)成為多種外圍設(shè)備與計算機連接的首選接口。 流量計量SOC芯片采用USB接口與計算機連接，實現(xiàn)計算機對芯片測量數(shù)據(jù)的讀取及對芯片進行設(shè)置調(diào)整。本文主要研究的是該SOC芯片中USB接口的核心單元--USB引擎的設(shè)計。在分析芯片系統(tǒng)要求的基礎(chǔ)上，設(shè)計了符合USB1.1協(xié)議規(guī)范的串行接口引擎和包含三個端點的端點控制邏輯單元，可實現(xiàn)基于控制和批量傳輸方式的USB通

2、信。此外，在設(shè)計中還增加了一個由用戶選擇使用的片內(nèi)枚舉單元，以硬件方式實現(xiàn)對USB枚舉的響應(yīng)處理，從而可以簡化MCU固件代碼并提高枚舉速度。 USB引擎的設(shè)計按照ASIC設(shè)計流程。在整體分析的基礎(chǔ)上進行功能模塊劃分，采用硬件描述語言VerilogHDL開展RTL級電路設(shè)計，經(jīng)仿真后，選用CycloneEP1C12Q240C8進行了FPGA驗證，結(jié)果表明電路的物理實現(xiàn)功能正確，符合設(shè)計要求?？紤]可測性設(shè)計(DFT)要求，采用Cha

3、rtered0.35μm工藝的標(biāo)準(zhǔn)單元庫對RTL代碼進行了DFT綜合，完成門級電路映射優(yōu)化并添加了內(nèi)部全掃描結(jié)構(gòu)。電路的門級網(wǎng)表在Primetime中進行了靜態(tài)時序分析，并由形式驗證工具Formality驗證，確定門級電路與通過FPGA物理驗證的RTL級設(shè)計功能一致。最后采用自動布局布線工具Astro對電路進行了版圖設(shè)計，并提取標(biāo)準(zhǔn)延時文件進行后仿真和靜態(tài)時序分析，結(jié)果表明USB引擎的物理版圖無時序違反，可實現(xiàn)USB串行接口引擎功能，完