JPEG高速編碼芯片的設(shè)計(jì)及其性能優(yōu)化.pdf

1、近年來，隨著微電子技術(shù)的高速發(fā)展，數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟，實(shí)時(shí)圖像處理在眾多領(lǐng)域有著越來越廣泛的應(yīng)用，圖像壓縮/解壓芯片已經(jīng)成為多媒體技術(shù)的核心，這些芯片的研究成為了信息產(chǎn)業(yè)的新熱點(diǎn)。 本文主要介紹了高速JPEG基本模式壓縮編碼芯片的設(shè)計(jì)思想、結(jié)構(gòu)和具體方法，并提出了一種JPEG圖像比特率控制的優(yōu)化算法。 論文的主要工作如下：1.通過對JPEG編碼標(biāo)準(zhǔn)的分析，采用Top-Down的模塊化設(shè)計(jì)方法，提出了JPEG高

2、速編碼器的設(shè)計(jì)方案，并實(shí)現(xiàn)了壓縮全過程的流水線結(jié)構(gòu)。2.在流水線結(jié)構(gòu)中，達(dá)到高速的同時(shí)，對面積作了優(yōu)化，提出了專用乘法器和加法器結(jié)構(gòu)，以及非關(guān)鍵路徑上的面積優(yōu)化方案。 3.所有設(shè)計(jì)都在Altera公司的CycloneFPGA芯片上進(jìn)行了驗(yàn)證，結(jié)果表明，設(shè)計(jì)完全正確，而且可以達(dá)到很高的工作頻率。 4.由于某些特定場合對于JPEG壓縮圖像的大小有嚴(yán)格的要求，針對這一情況，第五章中提出了一種與JPEG壓縮標(biāo)準(zhǔn)兼容的新的恒比特率