適用于DVB-S2的LDPC編解碼設(shè)計.pdf

1、在現(xiàn)代數(shù)字通信傳輸系統(tǒng)中，所有的數(shù)據(jù)都有一個編碼和解碼的問題。一個好的合適的編解碼算法對于數(shù)據(jù)的傳輸是及其重要的。LDPC碼是一種線性編碼算法，它具備無限逼近香儂極限的優(yōu)點(diǎn)[6]。因此在新的DVB-S2標(biāo)準(zhǔn)中，它被選擇為其內(nèi)部編碼格式[1]。 LDPC算法很適合用硬件方式來實(shí)現(xiàn)。但是由于需要運(yùn)算的數(shù)據(jù)量較大，對RAM的速度和容量的需求非常大。我們需要規(guī)劃一個較好的RAM存儲資源管理方法。同時考慮到DVB—S2傳輸所需要的時效性，

2、這個設(shè)計不能基于簡單的串行設(shè)計算法。整個設(shè)計分為編碼和解碼兩部分。這兩部分都將使用多通道并行的設(shè)計架構(gòu)。 現(xiàn)在國內(nèi)外關(guān)于LDPC碼算法的文章還是有不少，同時總結(jié)出了不少相關(guān)的算法，如Bit反轉(zhuǎn)算法、Taboo算法和最重要的LogBP算法【8】。但是這些相關(guān)的文章中描述的的內(nèi)容大部分都是長度較短的LDPC幀，類似于DVB-S2標(biāo)準(zhǔn)的長幀的文章還沒有見到過。并且這些相關(guān)的文章大部分的討論核心都是LDPC的算法，對于設(shè)計架構(gòu)和方法的還

3、是比較少的。而我的這篇文章將著重于設(shè)計方面。 同時現(xiàn)在的電子設(shè)計中，F(xiàn)PGA的地位越來越重要?，F(xiàn)在隨著FPGA工藝的發(fā)展，F(xiàn)PGA本身的容量變得很大、性能也提高得很快，而且價格也變得非常便宜。而且基于FPGA芯片的設(shè)計，現(xiàn)在開發(fā)周期可以比ASIC快很多；并且現(xiàn)在的新產(chǎn)品發(fā)展很快，F(xiàn)PGA的現(xiàn)場可升級性對此是非常合適的。所以在我的這個設(shè)計中將選用FPGA為開發(fā)平臺。 當(dāng)然FPGA的設(shè)計與標(biāo)準(zhǔn)的ASIC設(shè)計有很多不同點(diǎn)，例如

4、：FPGA內(nèi)部的邏輯是以LUT4(4輸入查找表)來實(shí)現(xiàn)的；FPGA內(nèi)部的RAM數(shù)目也是有限的，同時這些RAM塊的大小和接口數(shù)也都是有定數(shù)的；FPGA內(nèi)部有專用的DSP算法模塊。因此進(jìn)行FPGA設(shè)計一定要根據(jù)FPGA的特點(diǎn)來進(jìn)行相關(guān)的設(shè)計規(guī)劃。 在的我這篇文章中，我將通過VHDL代碼并基于FPGA來進(jìn)行一個這種架構(gòu)算法的設(shè)計。這個文章的重點(diǎn)將集中在如何用FPGA實(shí)現(xiàn)一個具備很長幀的LDPC碼的編碼和解碼設(shè)計。我們將根據(jù)FPGA芯片