某雷達(dá)數(shù)字化中頻接收機(jī)方法研究及工程實(shí)現(xiàn).pdf

1、在當(dāng)今高速信號(hào)處理技術(shù)中，DSP＋FPGA方式是目前比較先進(jìn)的技術(shù)實(shí)現(xiàn)途徑和有效解決手段。DSP適合完成結(jié)構(gòu)復(fù)雜的算法；現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)適合完成高效、算法固定的任務(wù)；與專(zhuān)用集成電路(ASIC)相比，F(xiàn)PGA優(yōu)點(diǎn)主要在于其很強(qiáng)的靈活性、可在線(xiàn)配置、修改和維護(hù)方便等優(yōu)點(diǎn)。本文工程中的星載雷達(dá)信號(hào)處理和控制系統(tǒng)就是采用DSP＋FPGA的方式。其中信號(hào)處理采用的是Xilinx公司的Virtex-Ⅱ系列FPGA和多片Analog D

2、evices公司的TigerSHARC TS101的硬件電路結(jié)構(gòu)。
　　本文主要內(nèi)容是：雷達(dá)數(shù)字化接收機(jī)、控制器方法研究及工程實(shí)現(xiàn)。雷達(dá)數(shù)字化接收機(jī)是基于數(shù)字下變頻(DDC)技術(shù)的 FPGA上實(shí)現(xiàn)的算法研究及工程實(shí)現(xiàn)。DDC的實(shí)現(xiàn)分為兩個(gè)部分，IQ分解和抽取。本文采用的是多相濾波的方式。采用高精度的 ADC芯片完成中頻采樣，通過(guò) Virtex-Ⅱ系列 FPGA設(shè)計(jì)中頻正交系統(tǒng)，主要是通過(guò)濾波器IP核實(shí)現(xiàn)濾波器的設(shè)計(jì)，通過(guò)Veril

3、og語(yǔ)言實(shí)現(xiàn)多路雷達(dá)中頻接收的時(shí)序控制，以及與 DSP的通訊控制模塊設(shè)計(jì)。并給出了 FPGA在資源和速度上一些優(yōu)化的方法，和中頻正交接收性能測(cè)試的方法。
　　采用鏈路口(Link port)傳輸數(shù)據(jù)是本文設(shè)計(jì)中頻數(shù)字化接收機(jī)的優(yōu)勢(shì)之一。鏈路口為芯片間的數(shù)據(jù)傳輸提供了一個(gè)高速、獨(dú)立的通信機(jī)制，本文正是利用 TS101的鏈路口實(shí)現(xiàn)了 FPGA與 DSP這兩種不同芯片之間的通訊，將FPGA中的處理數(shù)據(jù)通過(guò)鏈路口的 DMA方式實(shí)時(shí)地傳輸給