某雷達數(shù)字化中頻接收機方法研究及工程實現(xiàn).pdf

1、在當今高速信號處理技術(shù)中，DSP＋FPGA方式是目前比較先進的技術(shù)實現(xiàn)途徑和有效解決手段。DSP適合完成結(jié)構(gòu)復雜的算法；現(xiàn)場可編程邏輯陣列(FPGA)適合完成高效、算法固定的任務；與專用集成電路(ASIC)相比，F(xiàn)PGA優(yōu)點主要在于其很強的靈活性、可在線配置、修改和維護方便等優(yōu)點。本文工程中的星載雷達信號處理和控制系統(tǒng)就是采用DSP＋FPGA的方式。其中信號處理采用的是Xilinx公司的Virtex-Ⅱ系列FPGA和多片Analog D

2、evices公司的TigerSHARC TS101的硬件電路結(jié)構(gòu)。
　　本文主要內(nèi)容是：雷達數(shù)字化接收機、控制器方法研究及工程實現(xiàn)。雷達數(shù)字化接收機是基于數(shù)字下變頻(DDC)技術(shù)的 FPGA上實現(xiàn)的算法研究及工程實現(xiàn)。DDC的實現(xiàn)分為兩個部分，IQ分解和抽取。本文采用的是多相濾波的方式。采用高精度的 ADC芯片完成中頻采樣，通過 Virtex-Ⅱ系列 FPGA設(shè)計中頻正交系統(tǒng)，主要是通過濾波器IP核實現(xiàn)濾波器的設(shè)計，通過Veril

3、og語言實現(xiàn)多路雷達中頻接收的時序控制，以及與 DSP的通訊控制模塊設(shè)計。并給出了 FPGA在資源和速度上一些優(yōu)化的方法，和中頻正交接收性能測試的方法。
　　采用鏈路口(Link port)傳輸數(shù)據(jù)是本文設(shè)計中頻數(shù)字化接收機的優(yōu)勢之一。鏈路口為芯片間的數(shù)據(jù)傳輸提供了一個高速、獨立的通信機制，本文正是利用 TS101的鏈路口實現(xiàn)了 FPGA與 DSP這兩種不同芯片之間的通訊，將FPGA中的處理數(shù)據(jù)通過鏈路口的 DMA方式實時地傳輸給