實時時鐘RTC的IP研究.pdf

1、隨著集成電路向著深亞微米的制造、設(shè)計技術(shù)的發(fā)展，集成電路已經(jīng)步入高速發(fā)展的SOC時代。順應(yīng)信息產(chǎn)業(yè)的發(fā)展和市場需求，人們對芯片系統(tǒng)的性能提出了更高的要求，片上系統(tǒng)的規(guī)模越來越大。此時的設(shè)計問題已不再是單個芯片是否有能力容納系統(tǒng)設(shè)計，而是設(shè)計如何跟上芯片設(shè)計復(fù)雜性的增長步伐，以及如何滿足激烈的市場競爭對產(chǎn)品上市時間越來越苛刻的要求。在片上系統(tǒng)設(shè)計變得異常復(fù)雜的今天，基于芯核的設(shè)計已經(jīng)成為EDA發(fā)展的必然趨勢。開發(fā)具有自主知識產(chǎn)權(quán)的IP核則

2、更具有廣泛的應(yīng)用前景。 本文在智能監(jiān)控SOC系統(tǒng)芯片平臺下，對該SOC中的一個子IP模塊實時時鐘的IP核設(shè)計進行了深入研究。在介紹IP核的特點及可復(fù)用型IP核的設(shè)計方法及設(shè)計中的關(guān)鍵技術(shù)的基礎(chǔ)上，對RTC模塊進行了可復(fù)用IP軟核的設(shè)計。將整個實時時鐘系統(tǒng)劃分為多個功能模塊，介紹了各個子模塊各自要實現(xiàn)的功能和部分模塊的算法。通過對SOC設(shè)計中低功耗設(shè)計方法和可綜合代碼編寫規(guī)則的研究，采用IP核重用技術(shù)和當前流行的VerilogHD

3、L硬件描述語言設(shè)計，使用高層綜合的方法對各個模塊進行設(shè)計描述，利用EDA工具對系統(tǒng)進行了仿真綜合，完成了RTC模塊的軟IP核的設(shè)計。 本文研究的重點是基于該RTC IP軟核設(shè)計的基礎(chǔ)，結(jié)合設(shè)計中出現(xiàn)的相關(guān)問題，對RTC模塊設(shè)計中的關(guān)鍵技術(shù)方法即多時鐘域設(shè)計技術(shù)的研究。詳細介紹了數(shù)字電路設(shè)計中的各種時鐘和多時鐘系統(tǒng)中常常碰到的亞穩(wěn)態(tài)問題及解決方案?？紤]到系統(tǒng)的穩(wěn)定性和避免多時鐘域中亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，重點研究了異步控制信號和數(shù)據(jù)通路