嵌入式數(shù)據(jù)終端平臺(tái)設(shè)計(jì)與研發(fā)——硬件設(shè)計(jì).pdf

1、嵌入式數(shù)據(jù)終端開發(fā)平臺(tái)是針對(duì)江蘇光一科技公司現(xiàn)有自動(dòng)抄表產(chǎn)品的技術(shù)不足，而設(shè)計(jì)開發(fā)的智能抄表新平臺(tái)。公司將在平臺(tái)基礎(chǔ)上，進(jìn)行二次開發(fā)，設(shè)計(jì)出最終的智能抄表產(chǎn)品。本文主要介紹本人負(fù)責(zé)完成的嵌入式數(shù)據(jù)終端開發(fā)平臺(tái)的硬件設(shè)計(jì)與開發(fā)。 論文基于嵌入式數(shù)據(jù)終端開發(fā)平臺(tái)的需求分析，論證并選擇了LPC2292嵌入式處理器作為開發(fā)平臺(tái)的核心控制單元，進(jìn)行了系統(tǒng)的總體方案論證與設(shè)計(jì)；根據(jù)LPC2292處理器功能特點(diǎn)，設(shè)計(jì)了開發(fā)了嵌入式數(shù)據(jù)終端開發(fā)

2、平臺(tái)完整的外圍電路，包括電源管理與復(fù)位電路、存儲(chǔ)模塊、通信模塊、人機(jī)接口電路、A／D轉(zhuǎn)換、PWM輸出控制等；論文針對(duì)智能抄表系統(tǒng)復(fù)雜的戶外工作環(huán)境，研究了各種干擾抑制措施，提出了系統(tǒng)硬件的抗干擾設(shè)計(jì)、軟件抗干擾設(shè)計(jì)、印制線路板抗干擾設(shè)計(jì)方案等，有效地提高了系統(tǒng)的抗干擾能力；論文論述了開發(fā)平臺(tái)的硬件電路調(diào)試及系統(tǒng)硬軟件集成。 通過對(duì)嵌入式數(shù)據(jù)終端開發(fā)平臺(tái)的集中測(cè)試表明：該平臺(tái)成功的將嵌入式ARM處理器應(yīng)用到現(xiàn)代智能抄表設(shè)計(jì)中，彌補(bǔ)