低雜散雷達(dá)信號模擬器設(shè)計(jì)與實(shí)驗(yàn)研究.pdf

1、高精度、低雜散(低噪聲)和高實(shí)時(shí)性是對雷達(dá)信號模擬器性能的基本要求，隨著雷達(dá)技術(shù)的發(fā)展和新體制雷達(dá)系統(tǒng)的出現(xiàn)，對雷達(dá)信號模擬器的性能要求也越來越高。本文主要研究寬頻帶、低雜散雷達(dá)信號模擬器的結(jié)構(gòu)形式、設(shè)計(jì)與實(shí)現(xiàn)、測試與實(shí)驗(yàn)等關(guān)鍵技術(shù)問題。 論文首先對雷達(dá)信號模擬器的性能指標(biāo)進(jìn)行了深入的分析，詳細(xì)討論了雷達(dá)信號模擬器實(shí)現(xiàn)的各種結(jié)構(gòu)形式與方案。為了最大限度地降低雷達(dá)信號模擬器輸出信號的雜散電平，論文提出了采用基于通用計(jì)算機(jī)與高速數(shù)字

2、信號處理器(DSP)組成的多處理器分布式并行結(jié)構(gòu)形式設(shè)計(jì)實(shí)現(xiàn)雷達(dá)信號模擬器。雷達(dá)信號模擬器的寬頻帶特性使得雷達(dá)信號模擬器必須具有高數(shù)據(jù)吞吐率和高實(shí)時(shí)性，采用通用串行總線(USB)實(shí)現(xiàn)PC機(jī)與多DSP系統(tǒng)之間的高速數(shù)據(jù)傳輸，既保證了雷達(dá)信號模擬器的實(shí)時(shí)性，又最大限度地降低了計(jì)算機(jī)與數(shù)字信號處理系統(tǒng)間的電磁干擾。 論文完成了基于TMS320VC33的DSP系統(tǒng)設(shè)計(jì)，并對該系統(tǒng)硬件的信號完整性設(shè)計(jì)進(jìn)行了分析。基于USB的數(shù)據(jù)傳輸系統(tǒng)實(shí)

3、現(xiàn)PC機(jī)與DSP系統(tǒng)的高速數(shù)據(jù)傳輸，是雷達(dá)信號模擬器的重要組成部分，論文對USB2.0協(xié)議和接口芯片CY7C68013進(jìn)行了深入的研究，論述了基于CY7C68013的高速數(shù)據(jù)傳輸系統(tǒng)的工作原理，完成了該系統(tǒng)的軟/硬件設(shè)計(jì)，并將與數(shù)據(jù)傳輸有關(guān)的代碼封裝成一個(gè)通用控件，便于雷達(dá)信號模擬器軟件調(diào)用。對于雷達(dá)信號模擬器的邏輯控制電路，采用單片可編程邏輯器件(FPGA)實(shí)現(xiàn)，減少硬件電路板的體積、提高硬件系統(tǒng)的可靠性。最后對所設(shè)計(jì)的雷達(dá)信號模擬器