HDTV測試圖案信號及其FPGA發(fā)生系統(tǒng)研究.pdf

1、高清晰度電視(HDTV，HighDefinitionTelevision)技術是融合信息論、數(shù)字信號處理、計算機技術、超大規(guī)模集成電路、通信技術等高新技術成果而綜合發(fā)展起來的一項新興前沿技術。 隨著數(shù)字高清晰度電視產業(yè)的興起，評價、測試其系統(tǒng)與設備運行的質量狀況成為廣播電視行業(yè)所關注的熱點?？梢暬臏y試圖案信號提供了直觀、快捷的評測方法，因此，高清晰度電視測試圖案信號發(fā)生系統(tǒng)成為當今世界的熱門研究課題。該系統(tǒng)在高清晰度電視節(jié)目制

2、作播出系統(tǒng)、科研、生產以及維護部門起著不可或缺的作用。 論文研究了數(shù)字高清晰度電視測試圖案信號發(fā)生系統(tǒng)基本原理及其基于片上系統(tǒng)(SOC，SystemOnChip)的具體實現(xiàn)。該系統(tǒng)生成了符合SMPTE274M國際標準的18種普遍采用的HDTV測試圖案信號。它提供YPbPr、RGB兩種視頻數(shù)字輸出與模擬輸出，其接口符合ITU-RBT.1120-2/GY/T157-2000演播室高清晰度數(shù)字視頻信號接口標準。 論文首先對HD

3、TV測試信號研究現(xiàn)狀進行了概述，并介紹了HDTV技術、SMPTE國際標準及國內的演播室高清晰度電視數(shù)字視頻信號接口等HDTV信號設計參考標準。之后，論文采用了一種自頂向下的分步設計方法，針對系統(tǒng)任務及設計平臺，對HDTV測試圖案信號發(fā)生系統(tǒng)的功能，方案設計進行了討論，并對各子系統(tǒng)功能進行了闡述。 論文分析了HDTV測試信號的原理及數(shù)理模型，提出了一種以單芯片多配置為特色的信號生成方案，并對該方案的配置連接、芯片選路、控制切換時序

4、設計等關鍵模塊進行了詳細敘述，該方案以增加配置芯片數(shù)量來降低對主芯片要求，不但降低了產品成本，還使各測試信號的代碼編寫和產生相對獨立，有利于合理使用芯片資源，實現(xiàn)多種復雜的HDTV測試信號，縮短開發(fā)周期。 論文重點討論了系統(tǒng)的FPGA代碼功能結構及典型信號的算法實現(xiàn)。由于本系統(tǒng)硬件平臺是一個高速數(shù)字電路，本文對在該平臺上實現(xiàn)綜合測試圖、SMPTERP219-2002測試圖等復雜信號的難點及關鍵技術進行了分析與討論。此外，本文還對