基于航天及空間應(yīng)用的單片多處理體系結(jié)構(gòu)研究.pdf

1、本文研究內(nèi)容是北京微電子技術(shù)研究所“十五”航天專用容錯處理器課題的成部分，作者系統(tǒng)深入地研究了基于航天及空間應(yīng)用的并行與容錯單片多處理體結(jié)構(gòu)。所做的主要研究工作及其創(chuàng)新點(diǎn)如下： 1、作為主要完成人之一，實(shí)現(xiàn)了基于SPARC V8結(jié)構(gòu)的容錯32位RISC處理器BM3801設(shè)計(jì)，并流片測試成功。芯片采用0.18um SMIC工藝，硅片面積5×5 mm<'2>，芯片面積4.5×4.5cm<'2>，功耗180mW。 2、提出了分

2、段最佳一致收斂(convergence)的線性擬合方法，用以產(chǎn)生浮點(diǎn)除法/開方運(yùn)算中迭代的初值，與Goldschmidt算法采用查找表ROM結(jié)構(gòu)相比，初值產(chǎn)生電路面積減小了1/3；與基16 SRT算法相比，雙精度除法性能提高了1.8倍。 3、研究實(shí)現(xiàn)了結(jié)構(gòu)簡單且用同一組硬件實(shí)現(xiàn)三角，雙曲，指數(shù)以及對數(shù)函數(shù)等超越函數(shù)處理器，并且面積小，功耗可控。 4、提出了可動態(tài)配置為不同運(yùn)行模式的單片雙核處理結(jié)構(gòu)，以滿足航天不同應(yīng)用領(lǐng)域

3、或飛行器不同飛行階段的需要。當(dāng)需要高性能運(yùn)算時，可動態(tài)配置為雙核并行；當(dāng)需要強(qiáng)容錯時，可配置為雙核冗余容錯結(jié)構(gòu)，并且當(dāng)某單處理器發(fā)生永久故障時，自動降級為單處理器執(zhí)行，以完成航天器飛行過程中最基本任務(wù)。 5、提出了兩級容錯結(jié)構(gòu)：底層容錯由單處理器的容錯機(jī)制實(shí)現(xiàn)，上層容錯由雙核冗余機(jī)制實(shí)現(xiàn)。該結(jié)構(gòu)顯著提高糾檢錯能力，能直接在處理器流水線內(nèi)部快速糾檢錯。能夠糾正時序電路單位錯和雙核非同一地址寄存器及cache的多位錯，以及組合電路的