已閱讀1頁，還剩52頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、集成電路已經(jīng)進入系統(tǒng)級芯片(SOC)階段。在通信、視頻處理等混合信號系統(tǒng)中，高速、低功耗ADC是一個十分關鍵的部分。與其他結構相比較，流水線(PipelinedArchitecture )ADC結構的特點是既能實現(xiàn)高速又能實現(xiàn)相當高的分辨率。本設計采用0.18μm 1P6M CMOS混合信號生產(chǎn)工藝，實現(xiàn)轉換精度為10比特、轉換速率為40 MHz的A/D轉換器。 本文首先對流水線型模數(shù)轉換器電路作了系統(tǒng)的介紹，對ADC中的功耗抑
2、制技術進行了理論分析，同時提出了從結構到電路的低功耗流水線型ADC設計方法和標準：1．采用SHA-Less設計，降低了ADC的級數(shù)。2.選擇最優(yōu)的單級分辨率及電容逐級遞減，從而降低了功耗。3．對電路核心模塊運放和比較器進行功耗優(yōu)化設計。 最后通過Cadence設計軟件完成了10比特流水線型ADC電路的設計，采用中芯國際(SMIC)0.18μm 1P6M CMOS模型進行版圖后仿真。在最終的芯片測試結果中，輸入信號為9 MHz，采
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 10位高速CMOS流水線型ADC設計.pdf
- 低功耗14位10 MS-s流水線ADC設計.pdf
- 9位10MS-s低功耗流水線ADC設計.pdf
- CMOS流水線型ADC研究與設計.pdf
- APS系統(tǒng)中低功耗流水線型ADC的設計和研究.pdf
- CMOS圖像傳感器中低功耗流水線ADC的設計.pdf
- 低電壓低功耗10bit 30MSPS流水線型ADC的設計.pdf
- 14位100-MS-s流水線ADC的低功耗設計.pdf
- 基于CMOS 12位流水線ADC的設計.pdf
- 超低功耗流水線式ADC的研究與設計.pdf
- 高精度低功耗流水線型CMOS模數(shù)轉換器的設計.pdf
- 一種高速低功耗流水線ADC的設計.pdf
- 流水線型10-bit高速ADC芯片設計.pdf
- 基于BLMS數(shù)字校準技術的低功耗流水線ADC設計.pdf
- 12位100MSPS流水線型ADC研究與設計.pdf
- 10位50MHz流水線ADC的設計.pdf
- 8位250MSPS流水線型ADC的研究與設計.pdf
- 應用于低功耗流水線ADC的關鍵電路設計.pdf
- 流水線型ADC中采樣保持電路研究與設計.pdf
- 12位低壓流水線型ADC關鍵單元的研究與設計.pdf
評論
0/150
提交評論