FPGA用于160Gb-s高速光纖通信系統(tǒng)中PMD補(bǔ)償?shù)难芯?pdf

1、偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴(kuò)展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來(lái)的危害，國(guó)內(nèi)外已經(jīng)開(kāi)始了對(duì)PMD補(bǔ)償?shù)难芯?。但是目前的補(bǔ)償系統(tǒng)復(fù)雜、成本高且補(bǔ)償效果不理想，因此采用前向糾錯(cuò)(FEC)和偏振擾偏器配合抑制PMD的方法，可以實(shí)現(xiàn)低成本的PMD補(bǔ)償。 在實(shí)驗(yàn)中將擾偏器連入光時(shí)分復(fù)用系統(tǒng)，通過(guò)觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的

2、性能。隨著系統(tǒng)速率的提高，對(duì)擾偏器速率的要求也隨之提高，目前市場(chǎng)上擾偏器的速率無(wú)法滿足160Gb/s光傳輸系統(tǒng)要求。通過(guò)對(duì)偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動(dòng)偏振控制器的方法來(lái)實(shí)現(xiàn)高速擾偏器的設(shè)計(jì)。擾偏器采用鈮酸鋰偏振控制器，其響應(yīng)時(shí)間小于100ns，是目前偏振控制器能夠達(dá)到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時(shí)，這個(gè)速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補(bǔ)鈮酸鋰偏振控制器速率低的問(wèn)題

3、。通過(guò)對(duì)幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機(jī)數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實(shí)現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢(shì)。另外對(duì)數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設(shè)計(jì)。在QuartusⅡ集成環(huán)境中進(jìn)行FPGA的開(kāi)發(fā)，使用VHDL語(yǔ)言和原理圖輸入法進(jìn)行電路設(shè)計(jì)。 本文設(shè)計(jì)的偏振擾偏