基于FPGA的衛(wèi)星姿態(tài)控制系統(tǒng)的設(shè)計(jì)與仿真.pdf

1、姿態(tài)控制系統(tǒng)設(shè)計(jì)是現(xiàn)代衛(wèi)星平臺(tái)的一項(xiàng)關(guān)鍵技術(shù)。本文以三軸穩(wěn)定衛(wèi)星姿態(tài)控制為應(yīng)用背景，研究了基于FPGA的姿態(tài)控制器與星載設(shè)備的串口通信以及控制器的硬件實(shí)現(xiàn)。采用四元數(shù)描述衛(wèi)星姿態(tài)，建立衛(wèi)星姿態(tài)運(yùn)動(dòng)學(xué)與動(dòng)力學(xué)模型，采用星敏感器/陀螺作為測(cè)量元件，零動(dòng)量飛輪作為執(zhí)行機(jī)構(gòu)。為便于對(duì)比研究基于FPGA的控制器的有效性，設(shè)計(jì)PID控制器，并進(jìn)行閉環(huán)姿態(tài)控制系統(tǒng)的數(shù)學(xué)仿真。通過分析通用異步串行收發(fā)器的特點(diǎn)，根據(jù)串行協(xié)議的接口特性設(shè)計(jì)發(fā)送模塊和接收模

2、塊，并進(jìn)行ModelSim時(shí)序仿真，為將硬件控制器接入星載設(shè)備進(jìn)行硬件在回路仿真做準(zhǔn)備。將PID算法數(shù)字化，綜合考慮運(yùn)行速度和占用資源的平衡，設(shè)計(jì)了PID控制算法電路以及基于Booth算法的乘法器邏輯電路，基于Verilog HDL語言，采用狀態(tài)機(jī)方法編寫程序，實(shí)現(xiàn)基于FPGA的衛(wèi)星姿態(tài)控制器的硬件設(shè)計(jì)，并與數(shù)學(xué)仿真結(jié)果進(jìn)行對(duì)比研究，驗(yàn)證其有效性與可實(shí)現(xiàn)性。本文設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的PID控制器在衛(wèi)星姿態(tài)控制系統(tǒng)硬件回路中的應(yīng)用，為