CaCu-,3-Ti-,4-O-,12-的巨介電性質(zhì)研究.pdf

1、本論文研究的是類鈣鈦礦材料CaCu3Ti4O12(CCTO)。此材料在低頻下有巨介電常數(shù)(～10,000)，且在相當(dāng)寬的溫區(qū)(100-400K)內(nèi)介電常數(shù)保持不變，是一種很有應(yīng)用潛力的微電子材料。
　　 CCTO雖然有巨介電常數(shù)，但同時(shí)也有較高的介電損耗，作為一種微電子器件的候選材料，設(shè)法降低其介電損耗是很有必要的。根據(jù)CCTO的介電響應(yīng)機(jī)制，我們得知CCTO陶瓷由半導(dǎo)電的晶粒和絕緣的晶界組成，因此要降低其介電損耗有兩種途徑：增

2、加晶界電阻或減小晶粒電阻。在降低CCTO介電損耗的研究中，大多是用增加晶界電阻的方法，本文第二章中我們首次提出了用減小晶粒電阻的方法來(lái)降低介電損耗。具體實(shí)驗(yàn)方案是以La3+部分替代Ca2+，使更多載流子進(jìn)入晶粒，增加晶粒的電導(dǎo)率從而使損耗降低。實(shí)驗(yàn)結(jié)果表明摻雜后的CCTO晶粒電阻明顯降低，晶界電阻變化不大，介電損耗明顯降低，且仍保持有巨介電常數(shù)。比如，在La摻雜濃度從0到0.2的范圍內(nèi)，1kHz下介電損耗從0.1下降到0.015，而介電

3、常數(shù)仍能達(dá)到3000以上。
　　 CCTO的巨介電響應(yīng)機(jī)制一直是人們研究的熱點(diǎn)，目前被廣泛接受的是內(nèi)勢(shì)壘層電容器(IBLC)模型，即本論文第三章所提到的單勢(shì)壘層電容器(SBLC)模型。本文第三章研究了不同燒結(jié)溫度的CCTO陶瓷樣品。內(nèi)耗和掃描電子顯微鏡結(jié)果表明CCTO陶瓷樣品中存在晶界和亞晶界，而且介電常數(shù)測(cè)量顯示CCTO中至少存在兩個(gè)介電弛豫過(guò)程，因此我們提出用品界亞晶界的雙勢(shì)壘層電容器(DBLC)模型來(lái)解釋CCTO的介電性質(zhì)

4、。
　　 通常所用的復(fù)阻抗分析方法由于晶界和亞晶界的電阻大小相當(dāng)，不易把它們區(qū)分開(kāi)來(lái)。我們用復(fù)電模量法清晰的分辨出了晶界、亞晶界、亞晶粒分別對(duì)CCTO介電性質(zhì)產(chǎn)生的影響。同時(shí)，用DBLC模型分析得出在高頻或低溫下，CCTO的介電常數(shù)由亞晶粒的介電常數(shù)決定；在低頻或中頻下，晶界效應(yīng)對(duì)CCTO的巨介電常數(shù)起主要作用。此外，CCTO介電性質(zhì)隨制備條件（燒結(jié)溫度或時(shí)間）的不同而變化的原因也得到了合理的解釋?？偠灾?，通過(guò)本章的研究我們得

5、出這樣的結(jié)論，低溫Maxwell-Wagner弛豫來(lái)源于亞晶粒內(nèi)部空間電荷的極化，高溫Maxwell-Wagner弛豫則來(lái)源于晶界和亞晶界的極化效應(yīng)。
　　 隨著科技的發(fā)展，高介電薄膜材料以其獨(dú)特的工藝，優(yōu)良的特性在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等現(xiàn)代電子器件中起到越來(lái)越重要的作用。CCTO薄膜與SrTiO2襯底間有較大的晶格失配，在無(wú)緩沖層的情況下，用脈沖激光沉積等方法不能在SrTiO2襯底上制得外延的CCTO薄膜。本論文第四