數(shù)字波束形成天線校正技術(shù)的FPGA實(shí)現(xiàn).pdf

1、本文設(shè)計(jì)了基于FPGA 的并行實(shí)時(shí)天線陣列校正系統(tǒng)，以求解決數(shù)字波束形成技術(shù)實(shí)用化過程中所面臨的天線陣列通道失配問題。本文在分析了以往校正系統(tǒng)的基礎(chǔ)之上，選擇了兩種以并行正交碼為參考序列的校正算法，以此兩種算法為基礎(chǔ)，分別設(shè)計(jì)了下行鏈路校正系統(tǒng)和上行鏈路校正系統(tǒng)。校正系統(tǒng)利用無線空饋信號(hào)進(jìn)行校正，不僅可以校正通道失配，同時(shí)也可以校正陣列位置誤差和陣元誤差。該校正系統(tǒng)的數(shù)字信號(hào)處理部分在基帶利用可編程邏輯器件實(shí)時(shí)完成校正算法。在設(shè)計(jì)過程中

2、，本文利用m 序列獲得正交碼組，其優(yōu)越的正交性保證了校正結(jié)果的精確度。又考慮到校正系統(tǒng)的實(shí)時(shí)運(yùn)行要求，采用并行化設(shè)計(jì)方法，充分利用FPGA 內(nèi)豐富的邏輯資源，對(duì)各個(gè)通道實(shí)施并行校正，不僅提高了運(yùn)行速度，而且校正時(shí)間基本不受陣元數(shù)目的影響，彌補(bǔ)了以往的串行校正系統(tǒng)的不足。 本文完成了整個(gè)校正系統(tǒng)的硬件描述語言VHDL 源代碼，并通過硬件仿真程序進(jìn)行了功能仿真和時(shí)序仿真。仿真結(jié)果證明了校正系統(tǒng)的有效性，同時(shí)獲得了對(duì)校正時(shí)間較精確的估