基于PCI接口的數(shù)字中頻接收機(jī)優(yōu)化設(shè)計(jì).pdf

1、隨著軟件無(wú)線電技術(shù)的迅速發(fā)展，無(wú)論是通信系統(tǒng)還是雷達(dá)系統(tǒng)，都希望能夠構(gòu)建基于軟件無(wú)線電技術(shù)的中頻接收機(jī)系統(tǒng)，從而可通過(guò)軟件來(lái)定義硬件平臺(tái)的功能，大大提高系統(tǒng)的靈活性。基于軟件無(wú)線電技術(shù)的中頻數(shù)字接收機(jī)的研究正逐漸成為現(xiàn)代雷達(dá)系統(tǒng)設(shè)計(jì)的重要組成部分。本課題結(jié)合項(xiàng)目要求，設(shè)計(jì)實(shí)現(xiàn)了一種基于PCI總線結(jié)構(gòu)的數(shù)字中頻接收機(jī)。
　　本文研究了幾種數(shù)字化正交接收機(jī)數(shù)學(xué)模型，分析了各自特點(diǎn)，并根據(jù)課題要求選擇了多相濾波結(jié)構(gòu)作為理論依據(jù)，進(jìn)而對(duì)其

2、進(jìn)行優(yōu)化設(shè)計(jì)，推導(dǎo)出了一種在某種條件下的最優(yōu)化設(shè)計(jì)數(shù)學(xué)模型。優(yōu)化方案采用先抽取，后低通濾波，再混頻的結(jié)構(gòu)，對(duì)濾波器組進(jìn)行復(fù)用，有效降低了系統(tǒng)的資源消耗，提高了系統(tǒng)性能。
　　在算法模型確定之后，接下來(lái)就需要選擇合適的硬件平臺(tái)，實(shí)現(xiàn)所需要的數(shù)字化接收機(jī)。本課題采用自上而下的設(shè)計(jì)方法，進(jìn)行系統(tǒng)的設(shè)計(jì)與規(guī)劃，確定了系統(tǒng)的工作時(shí)鐘與工作方式，以及各個(gè)模塊的功能、時(shí)序和接口方式。使用Verilog語(yǔ)言，在ISE＋ModelSim的平臺(tái)上，參

3、照完整的FPGA/CPLD程序設(shè)計(jì)流程，進(jìn)行各個(gè)模塊的設(shè)計(jì)與仿真。然后利用ISE將各個(gè)模塊連接起來(lái)，完成整個(gè)系統(tǒng)的FPGA程序設(shè)計(jì)、實(shí)現(xiàn)、仿真及時(shí)序分析，并最終將其轉(zhuǎn)換為可下載的文件形式。
　　為了滿足信號(hào)處理、數(shù)據(jù)傳輸?shù)囊螅瑫r(shí)增強(qiáng)其通用性，接下來(lái)利用PCI總線實(shí)現(xiàn)數(shù)據(jù)傳輸接口，開(kāi)發(fā)了設(shè)備驅(qū)動(dòng)程序和控制界面軟件，實(shí)現(xiàn)了數(shù)據(jù)傳輸和控制。最后根據(jù)測(cè)試結(jié)果對(duì)接收機(jī)的性能進(jìn)行了分析。
　　本課題采用Xilinx公司的ISE結(jié)合M