嵌入式網(wǎng)絡(luò)視頻通信終端DSP系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著超大規(guī)模集成電路和嵌入式軟硬件技術(shù)的迅猛發(fā)展，嵌入式網(wǎng)絡(luò)視頻通信終端成為新一代通信終端產(chǎn)品的主流。 本文基于TI公司數(shù)字媒體DSP芯片DM642，．設(shè)計(jì)嵌入式網(wǎng)絡(luò)視頻通信終端硬件及軟件系統(tǒng)，實(shí)現(xiàn)視頻信息的實(shí)時(shí)采集、編解碼及實(shí)時(shí)網(wǎng)絡(luò)通信。 DM642的高集成性使得系統(tǒng)的外圍電路接口簡(jiǎn)單，本文基于DM642的片上資源，設(shè)計(jì)了音視頻采集的DSP硬件系統(tǒng)，包括DSP最小系統(tǒng)、音視頻接口、網(wǎng)絡(luò)接口、FPGA模塊、視頻模塊、音頻

2、模塊、邏輯控制模塊和網(wǎng)絡(luò)模塊等關(guān)鍵環(huán)節(jié)。為降低線路板的噪音，在多層電路板設(shè)計(jì)過(guò)程中，考慮了元器件布局、電源層、地層與數(shù)據(jù)層的抗干擾分配等關(guān)鍵問(wèn)題，并針對(duì)系統(tǒng)中多組電源基準(zhǔn)與地基準(zhǔn)，進(jìn)行合理的電源層、地層分割。布線時(shí)，確保主要信號(hào)線走線短、交叉少，對(duì)主要的電源進(jìn)行適當(dāng)?shù)臑V波，從而提高系統(tǒng)的電磁兼容與抗干擾能力。 基于硬件平臺(tái)，運(yùn)用開發(fā)板級(jí)支持庫(kù)，實(shí)現(xiàn)了視頻通信終端系統(tǒng)的底層驅(qū)動(dòng)程序設(shè)計(jì)。系統(tǒng)軟件采用分層結(jié)構(gòu)，包括CSL(芯片支持庫(kù)

3、)、BSL(板級(jí)支持庫(kù))、設(shè)備驅(qū)動(dòng)程序和應(yīng)用軟件層。芯片支持庫(kù)和板級(jí)支持庫(kù)為系統(tǒng)控制底層硬件提供了基本的用戶程序接口。設(shè)備驅(qū)動(dòng)程序使用了TI的類／微型驅(qū)動(dòng)程序模型。上層為類驅(qū)動(dòng)，底層為微型驅(qū)動(dòng)。這種-模型能夠確保最大的代碼復(fù)用性。 應(yīng)用層軟件完成視頻信息的實(shí)時(shí)編碼，采用改進(jìn)的低比特率H263算法。在DSP硬件平臺(tái)上實(shí)現(xiàn)了H．263算法的優(yōu)化，提高編碼了效率與魯棒性。在H．263算法的DSP實(shí)現(xiàn)中，使用了五個(gè)任務(wù)模型：輸入任務(wù)、處