可重構(gòu)SoC設(shè)計技術(shù)研究.pdf

1、PC市場日漸成熟，以個人信息助理為代表的“數(shù)碼消費品”終將主導(dǎo)半導(dǎo)體應(yīng)用市場的下一輪增長，數(shù)碼消費品的一大特征就是頻繁地更新?lián)Q代?？芍貥?gòu)SoC結(jié)合了指令集處理器的存貯軟編程和可重構(gòu)邏輯器件的硬布線編程的優(yōu)點，既具有很強的計算能力、又具有靈活的重構(gòu)特點；既內(nèi)涵很寬的通信協(xié)議、又有足夠的“凈空”留給用戶去應(yīng)用創(chuàng)新。也就是說，基于某一個應(yīng)用領(lǐng)域的可重構(gòu)SoC架構(gòu)形成后，用戶可以僅僅通過軟件編程就能達到重構(gòu)特定應(yīng)用功能的目的，這一特點不僅大大適

2、應(yīng)了后PC時代“數(shù)碼消費品”應(yīng)用市場對硅產(chǎn)品既要求高度復(fù)雜，又要求較低成本和快速更新上市的要求，而且還因此推動著半導(dǎo)體產(chǎn)業(yè)結(jié)構(gòu)的進一步分化，催生“不搞芯片設(shè)計、專事平臺上創(chuàng)新應(yīng)用”的Designless模式的涌現(xiàn)。 本論文針對/“數(shù)碼消費品”將主導(dǎo)未來半導(dǎo)體應(yīng)用市場的發(fā)展趨勢，研究動態(tài)重構(gòu)SoC的設(shè)計方法和實現(xiàn)技術(shù)。鑒于可重構(gòu)SoC既是產(chǎn)業(yè)界的熱點，又是學(xué)術(shù)研究的前沿，因而論文特別在“直接影響動態(tài)重構(gòu)SoC可實現(xiàn)性和系統(tǒng)成本的F

3、PGA配置數(shù)據(jù)壓縮技術(shù)”和“可重構(gòu)技術(shù)與片上通信網(wǎng)絡(luò)(NoC)技術(shù)相結(jié)合”兩個方面做了重點研究。主要研究工作與取得的創(chuàng)新成果如下： (1)系統(tǒng)總結(jié)了業(yè)界從ASIC和FPGA兩個方向?qū)崿F(xiàn)可重構(gòu)SoC所取得的研究成果，并討論可重構(gòu)SoC的未來發(fā)展方向。嘗試以“誰來控制重構(gòu)、配置何時生成、重構(gòu)粒度如何”三個問題為軸，建立了動態(tài)重構(gòu)的三維分類法。提出了可涵蓋所有動態(tài)重構(gòu)模式的通用DRSoC(動態(tài)重構(gòu)SoC)體系結(jié)構(gòu)，并初步探討其計算模型

4、和設(shè)計流程。以基于xilinx 32位軟核Microblaze的SoPC為目標(biāo)平臺，研究DRSoC實現(xiàn)技術(shù)，總結(jié)兩種動態(tài)重構(gòu)設(shè)計方案：“System ACE方案”和“ICAP方案”，并將兩種實現(xiàn)方案相結(jié)合，實現(xiàn)對通用DRSoC體系結(jié)構(gòu)的模擬，示例其設(shè)計流程。 (2)研究FPGA配置數(shù)據(jù)的無損壓縮技術(shù)，以FPGA配置數(shù)據(jù)的“幀間數(shù)據(jù)規(guī)律性”和“幀內(nèi)數(shù)據(jù)規(guī)律性”概念作為算法改進的基礎(chǔ)，提出了改進型LZW壓縮算法，采用 5 種通用電路

5、模塊為例，以 5 種不同規(guī)模的xilinx Virtex系列FPGA為目標(biāo)器件，改進后的算法對配置數(shù)據(jù)的壓縮率在45.63﹪～67.38﹪之間，比基本LzW算法壓縮率平均提高了10﹪。在此基礎(chǔ)上進一步抽象出片上動態(tài)重構(gòu)通用設(shè)計方法，提出了實用的工程目錄范例。該設(shè)計方法和工程目錄范例在11種實用電路模塊上進行了實驗驗證，基于“配置間規(guī)律性”的實時壓縮技術(shù)對動態(tài)重構(gòu)中的部分配置數(shù)據(jù)取得了43.69﹪的壓縮效果，同時也檢驗了可重構(gòu)設(shè)計方法的工