超寬帶低相噪頻綜研究.pdf

1、現(xiàn)代戰(zhàn)爭是科技的戰(zhàn)爭，隨著軍事通信中人為干擾因素越來越嚴(yán)重，對通信設(shè)備的抗干擾性能的要求越來越高。其中，跳頻通信技術(shù)在抗干擾、抗截獲方面有著巨大的優(yōu)越性。跳頻通信系統(tǒng)中，頻綜是其核心部件，頻綜的性能直接影響跳頻系統(tǒng)的抗干擾、抗截獲能力。
　　本論文介紹了跳頻通信系統(tǒng)中核心部件頻綜的各種實(shí)現(xiàn)方法。通過對晶體管倍頻、DDS（直接數(shù)字頻率合成）、 PLL（鎖相環(huán)）基本方法實(shí)現(xiàn)頻率合成器的理論研究，分析各自優(yōu)缺點(diǎn)，得出一種倍頻器、DDS、

2、PLL相結(jié)合實(shí)現(xiàn)頻綜的方案；倍頻器輸出作為DDS的參考系統(tǒng)時(shí)鐘，而DDS的輸出又作為PLL的參考頻率，結(jié)合它們的優(yōu)點(diǎn)，避開它們的缺點(diǎn)，從而使頻綜整體性能更好。其中，倍頻器是基于MRF851晶體管的C類參量倍頻器，利用契比雪夫帶通濾波器對不需要的諧波濾波；倍頻器輸出作為基于AD9910的DDS的參考時(shí)鐘，針對DDS輸出雜散多的問題，設(shè)計(jì)了帶寬只有30KHz的單片晶體濾波器，對DDS輸出進(jìn)行窄帶濾波；DDS輸出又作為基于HMC704LP4鑒

3、相芯片的PLL的參考頻率，最后實(shí)現(xiàn)頻綜輸出；通過設(shè)計(jì)頻綜控制程序，將輸出頻率進(jìn)行分段，段內(nèi)跳頻只需改變DDS頻率控制字，使跳頻時(shí)間非常短，段間跳頻需同時(shí)改變DDS和PLL頻率控制字，跳頻時(shí)間稍長。
　　對頻綜系統(tǒng)電源及腔體進(jìn)行了電磁兼容設(shè)計(jì)，各模塊分腔處理，最終實(shí)現(xiàn)了頻率范圍從1850MHz~3075MHz的頻綜，頻綜相位噪聲低于-100 dBc/Hz@10 KHz，雜散抑制度優(yōu)于-74 dBc，跳頻時(shí)間小于100μs，頻率步進(jìn)為