基于fpga的直流電機(jī)控制設(shè)計(jì)外文翻譯1

1、<p>　　南 京 理 工 大 學(xué) 紫 金 學(xué) 院</p><p>　　畢業(yè)設(shè)計(jì)(論文)外文資料翻譯</p><p>　　系： 電子工程與光電技術(shù)系 </p><p>　　專 業(yè)： 通信工程 </p><p>　　姓 名： 楊望

2、 </p><p>　　學(xué) 號(hào)： 080404153 </p><p>　　外文出處： Proceedings of the World Congress on Engineering and Computer Science 2010 Vol II </p><p&

3、gt;　　附 件： 1.外文資料翻譯譯文；2.外文原文。 </p><p>　　附件1：外文資料翻譯譯文</p><p>　　FPGA的直流電動(dòng)機(jī)調(diào)速系統(tǒng)的PID控制器的實(shí)現(xiàn)</p><p>　　文獻(xiàn)中的第1與第2部分</p><p>　　摘要：在本文中，使用Xilinx的FPGA（XC3S400）中PID控制器的VHDL“軟件模塊實(shí)現(xiàn)

4、對(duì)直流電動(dòng)機(jī)調(diào)速系統(tǒng)的控制。構(gòu)建和測(cè)試的軟件模塊中所使用的工具是賽靈思ISE9.2i和ModelSim XE III6.3c。在對(duì)基于FPGA完整的設(shè)計(jì)是使用ModelSim仿真工具進(jìn)行模擬的。測(cè)試臺(tái)是可以改變電機(jī)的設(shè)定速度。根據(jù)觀察，電機(jī)的轉(zhuǎn)速逐漸改變到設(shè)定的速度并鎖定到所設(shè)定的速度。</p><p>　　IndexTerms，現(xiàn)場(chǎng)可編程門陣列（FPGA），比例 - 積分 - 微分

5、（PID）控制器，超高速集成電路硬件描述語言（VHDL），脈沖寬度調(diào)制（PWM）。</p><p><b>　　1.導(dǎo)言</b></p><p>　　硬件描述語言（HDLs）是用來描述硬件仿真，建模，測(cè)試，設(shè)計(jì)，數(shù)字系統(tǒng)文件為目的的語言。最流行的HDLs語言是 VHDL（超高速集成電路）硬件描述語言和Verilog。VHDL是用來描述從抽象到具體的硬件。很多

6、的電子設(shè)計(jì)自動(dòng)化（EDA）供應(yīng)商的規(guī)定VHDL語言作為他們輸入和輸出的工具。這些工具包括仿真工具，綜合工具，布局工具和測(cè)試工具。</p><p>　　比例 - 積分 - 微分（PID）控制器，在過去的五十年中，由于它的簡(jiǎn)單性，堅(jiān)固性，有效性和適用性，廣泛運(yùn)用在一類系統(tǒng)中。盡管眾多的控制設(shè)計(jì)方法，在文獻(xiàn)中出現(xiàn)的，據(jù)估計(jì)，如今PID控制器的使用仍然超過工廠生產(chǎn)的95%。幾十年來，數(shù)字PID控制器已廣泛用于實(shí)

7、時(shí)數(shù)字控制系統(tǒng)中。PID是廣泛運(yùn)用在伺服電機(jī)控制，機(jī)器人技術(shù)，溫度控制及電力電子領(lǐng)域，它有一個(gè)很長(zhǎng)的發(fā)展歷史和非常成熟的調(diào)整規(guī)則?？傮w來說，PID是一個(gè)嵌入式實(shí)時(shí)數(shù)字控制設(shè)計(jì)的重要工具。他們通常使用在模擬組件的硬件或基于計(jì)算機(jī)的軟件系統(tǒng)中?，F(xiàn)場(chǎng)可編程門陣列和硬件描述語言的出現(xiàn)使數(shù)字PID控制器，并行性，可編程位寬度和絕對(duì)確定性增加了尺寸。PID控制器在現(xiàn)場(chǎng)可編程門陣列（FPGA）中的建設(shè)，可提高速度，精度，功率效率，緊湊性和成本效益。&

8、lt;/p><p>　　隨著電機(jī)和運(yùn)動(dòng)控制應(yīng)用的日益復(fù)雜，它在性能方面，現(xiàn)場(chǎng)可編程門陣列（FPGA）提供顯著的優(yōu)勢(shì)超過貨架專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）的解決方案越來越明顯，尤其是它的靈活性和庫存控制。自定義電機(jī)驅(qū)動(dòng)器，如脈沖寬度調(diào)制（PWM）接口可以輕松地開發(fā)，快速，成本低廉。此外，由于全可配置，可使用相同的FPGA在不同的產(chǎn)品范圍，減少了需要保持多個(gè)設(shè)備清單。</p><p>　　現(xiàn)場(chǎng)可編程門陣

9、列的Spartan3系列產(chǎn)品是專為滿足大批量，成本敏感的消費(fèi)電子應(yīng)用的需求客戶所設(shè)計(jì)的。八名成員組成的家庭提供的密度范圍從5萬到500萬的系統(tǒng)門。由于他們的成本非常低，F(xiàn)PGA Spartan3系列非常適合廣泛的消費(fèi)類電子應(yīng)用群體，包括寬帶接入，家庭網(wǎng)絡(luò)，顯示器/投影和數(shù)字電視設(shè)備?，F(xiàn)代的FPGA和他們的分辨能力由FPGA供應(yīng)商已經(jīng)廣泛公布。此外，一些審閱文章利用這些強(qiáng)大的芯片處理的優(yōu)勢(shì)。在過去的兩年里，在Xilinx FPGA 從Sp

10、artan II到III已經(jīng)成功運(yùn)用在各種不同應(yīng)用中，其中包括逆變器，通訊，嵌入式處理器，和圖像處理。眾所周知，使用微處理器和數(shù)字信號(hào)處理器（DSP）芯片實(shí)現(xiàn)PID控制器是舊的，而很少的工作，可以發(fā)現(xiàn)如何使用FPGA實(shí)現(xiàn)PID控制器的說明。PWM發(fā)生器的介紹。然而，只有模擬結(jié)果。 作者的貢獻(xiàn)被認(rèn)為是目前工作的補(bǔ)充，因?yàn)樗鼈兲峁┊?dāng)前建設(shè)應(yīng)用程序的工具。</p><p>　　開發(fā)的軟件提供通過按鈕

11、，切換開關(guān)，發(fā)光二極管（LED）和七段顯示板外設(shè)的用戶界面，使用戶可以改變電機(jī)的速度以及查看數(shù)據(jù)，在七段顯示器上顯示和也復(fù)位整個(gè)系統(tǒng)。</p><p>　　本文的組織如下：在第二節(jié)中，一個(gè)基于FPGA的直流電動(dòng)機(jī)調(diào)速系統(tǒng)的PID控制器的功能模塊概述的解釋。在第三節(jié)中，國(guó)家目前的設(shè)計(jì)流程圖。在第四節(jié)中，該系統(tǒng)的實(shí)施結(jié)果進(jìn)行了討論。結(jié)論第五節(jié)討論。</p><p><b>　　2.功

12、能模塊概述</b></p><p>　　賽靈思公司FPGA器件在目前的工作目標(biāo)是生產(chǎn)Spartan3系列XC3S400。一個(gè)低成本，功能齊全，先進(jìn)的電子系統(tǒng)（ALS）的套件進(jìn)行設(shè)計(jì)開發(fā)和調(diào)試。此板提供設(shè)計(jì)所需要的所有必要的工具和驗(yàn)證Spartan3平臺(tái)設(shè)計(jì)。設(shè)計(jì)基于10MHz時(shí)鐘。圖1顯示了基于FPGA的直流電動(dòng)機(jī)調(diào)速系統(tǒng)的PID控制器實(shí)現(xiàn)的分層圖。圖2顯示子模塊內(nèi)部和外部的信號(hào)流的PID控制器頂層模

13、塊。軟件工具，用于建設(shè)和測(cè)試這些模塊賽靈思ISE9.2i和ModelSim XE III6.3c。</p><p>　　A.PID控制器頂層模塊</p><p>　　PID控制器頂層模塊的主要是在頂層層次結(jié)構(gòu)中的VHDL模塊。它實(shí)例化的子模塊ADC_interface，ADC_Data_Read和Motor_control模塊。它連接所有信號(hào)和與外部世界的互動(dòng)。<

14、/p><p><b>　　B.ADC接口模塊</b></p><p>　　這是一個(gè)前端ADC接口模塊。該模塊有一個(gè)狀態(tài)機(jī)ADC_state給出了信號(hào)轉(zhuǎn)換（SOC）和輸出啟用（OE）作為ADC的開始，它還生成基于三個(gè)位ADC通道的地址。在板上切換開關(guān)（TS1，TS2，TS3）的輸入。這些新號(hào)中斷后，它等待轉(zhuǎn)換（平）信號(hào)，這時(shí)第8位數(shù)據(jù)總線結(jié)束。一旦ADC接收到狀態(tài)機(jī)生成AD

15、C_Data_Ready的信號(hào)就會(huì)啟用寄存器，鎖存來自ADC的有效數(shù)據(jù)。相同的信號(hào)，將給予下一個(gè)模塊，ADC數(shù)據(jù)讀模塊使用作為控制信號(hào)鎖存子模塊Seven_Segment的有效數(shù)據(jù)將在七段顯示器顯示出來，將顯示的數(shù)據(jù)通過數(shù)模轉(zhuǎn)換器（ DAC）的硬件模塊轉(zhuǎn)換，實(shí)際的速度，可使用PID公式計(jì)算。</p><p>　　C. ADC數(shù)據(jù)讀取模塊</p><p>　　ADC數(shù)據(jù)讀

16、取模塊ADC數(shù)據(jù)需要從ADC接口模塊的控制信號(hào)ADC_ data_rdy_in傳送。它有一個(gè)狀態(tài)機(jī)ADC_RD_State檢查ADC_data_capture的開關(guān)，撥動(dòng)開關(guān)輸入連接到頂層模塊的capture_ctrl_in（TS16）開關(guān)輸入。這個(gè)開關(guān)一旦被置到下一個(gè)狀態(tài)，必須檢查它從ADC接口模塊接收到的ADC_Data_ready的輸入信號(hào)。當(dāng)ADC_ Data_ready信號(hào)是生效，它會(huì)等待200個(gè)周期的下一

17、個(gè)狀態(tài)，并生效ADC_AVG_DATA_Rdy信號(hào)，這將注冊(cè)200個(gè)ADC數(shù)據(jù)。等到改變電機(jī)的轉(zhuǎn)速后等待ADC數(shù)據(jù)的200個(gè)周期逐漸穩(wěn)定。被控制信號(hào)ADC_AVG_DATA_Rdy的鎖存數(shù)據(jù)將被發(fā)送到下一個(gè)模塊，這是電機(jī)控制模塊。</p><p><b>　　D.電機(jī)控制模塊</b></p><p>　　電機(jī)控制模塊接收從ADC數(shù)據(jù)讀模塊的數(shù)據(jù)，這是鎖存在ADC數(shù)據(jù)讀

18、模塊的ADC_AVG_DATA_Rdy控制信號(hào)。一旦數(shù)據(jù)被鎖存到模塊，計(jì)算目前的速度，這是10倍的ADC數(shù)據(jù)。被認(rèn)為電機(jī)的最大速度為2550 RPM，如果除以10得到十進(jìn)制的255，相當(dāng)于“11111111”在二進(jìn)制，這是最大的8位ADC值。這樣做是為了得到近似的當(dāng)前速度。</p><p>　　一旦按目前的速度計(jì)算，減去設(shè)定的速度值的結(jié)果，這是使用PID控制器頂層模塊的切換開關(guān)Speed_Set_swi

19、tch，連接到Speed_select_in的設(shè)置值。這會(huì)產(chǎn)生電流誤差EN。在未來的連續(xù)周期里相同的EN將成為EN - 1和EN -2。EN，EN - 1和EN -2的值是美聯(lián)儲(chǔ)PID方程計(jì)算模塊與極性，這表明計(jì)算值是否是正面還是負(fù)面。PID公式計(jì)算模塊將計(jì)算出K_equation的價(jià)值，這是一個(gè)部分的PID方程，[KP*（EN - EN - 1）+Ki* EN+ Kd*（EN- 2 *（EN - 1））+

20、 EN- 2]。最后PID方程[Vn-1+ Kp *( en - e n-1) + Ki * en + Kd *( en - 2*( en-1))+ en-2] 將在計(jì)算在電機(jī)控制模塊里計(jì)算。它有幾個(gè)像Motor_Control_State，PID_Assign_State，SW_Debounce_State和Speed_Lock_State的狀態(tài)機(jī)。</p><p>　　在Motor_Control_State

21、機(jī)中，它是連接到Captur_ctrl_in在頂層模塊的開關(guān)，開關(guān)監(jiān)控。一旦控制器出現(xiàn)一些延誤，要等到PID等式的有效數(shù)據(jù)才能計(jì)算?，F(xiàn)在，交換EN，EN - 1和EN -2的錯(cuò)誤的價(jià)值觀念和PID值VN和VN -1交換。</p><p>　　PID_Assign_State機(jī)檢查為負(fù)或大于255 ADC的最大價(jià)值計(jì)算的PID值。如果是負(fù)數(shù)，那么DAC分配為零，否則，如果該值是大于255，按255分配。如

22、果值是0和255之間，那么DAC的實(shí)際價(jià)值分配。</p><p>　　SW_Debounce_State機(jī)等待有一些固定的延遲，克服速度，彈跳，選擇切換開關(guān)。</p><p>　　Speed_Lock_State機(jī)是否計(jì)算速度，是根據(jù)加上或減去100轉(zhuǎn)速范圍內(nèi)設(shè)置的速度決定的，如果是這樣，就近似看作設(shè)定的速度。這種近似計(jì)算，不考慮計(jì)算PID等式，這超出了本設(shè)計(jì)的范圍是浮點(diǎn)運(yùn)算，這是超越了這

23、種設(shè)計(jì)的范圍。一旦計(jì)算出的速度是給PID等式的準(zhǔn)備的，這是除以使用分頻器模塊數(shù)值，以獲得相當(dāng)于DAC值10倍。這是接近基于RPM完成ADC數(shù)據(jù)計(jì)算目前的速度。一旦等效的二進(jìn)制數(shù)據(jù)發(fā)送到DAC從PID公式計(jì)算。這將繼續(xù)下去，直到所有的錯(cuò)誤變成零和Vn= VN -1，目前的速度等于設(shè)定的速度，因此，電機(jī)啟動(dòng)運(yùn)行在設(shè)定的速度。</p><p>　　E. Coregen分頻器模塊</p>

24、<p>　　這是賽靈思特定coregen模塊，在目前的設(shè)計(jì)中使用。在電機(jī)控制模塊實(shí)例化的劃分計(jì)算的PID值VN獲得等效的二進(jìn)制值，它已被發(fā)送到DAC。</p><p><b>　　F. 七段顯示模塊</b></p><p>　　此模塊將產(chǎn)生輸出顯示在七段顯示器上，還提供數(shù)據(jù)七段模塊，這是輸出到DAC。</p><p>　　G.

25、60;PID方程計(jì)算模塊</p><p>　　計(jì)算錯(cuò)誤EN，EN- 1和EN -2其極性，無論是積極或消極的是美聯(lián)儲(chǔ)從電機(jī)控制模塊得到的。這個(gè)模塊將計(jì)算PID公式的一部分，Vn = Vn-1+ Kp *( en - en -1) + Ki * e n + Kd *( en - 2*( e n-1))+ en-2 which is Kp *( en - en-1) + Ki * en + Kd *( en - 2*

26、( en-1))+ en-2. 常數(shù)Kp，Ki和Kd值3，2和1。他們是通過試驗(yàn)和錯(cuò)誤的方法計(jì)算的。PID等式是評(píng)估的一部份。首先，KD *（EN - 2 *（EN - 1）），Ki* EN值和Kp*（EN - EN - 1），單獨(dú)計(jì)算保留其極性，這將決定是否計(jì)算值是正面或負(fù)面。一旦做到這一點(diǎn)，結(jié)合方程Kd *( en - 2*( en-1))+ en-2 and Kp *( en - en-1) + Ki