2017畢業(yè)論文-數(shù)字化語音存儲與回放系統(tǒng)

1、<p><b>　　鄭重申明</b></p><p>　　本人呈交的畢業(yè)實習報告（設計），是在導師的指導下，獨立進行實習和研究工作所取得的成果，所有數(shù)據(jù)、圖片資料真實可靠。盡我所知，除文中已經注明引用的內容外，本畢業(yè)實習報告（設計）的成果不包含他人享有著作權的內容。對本畢業(yè)實習報告（設計）所涉及的實習和研究工作做出貢獻的其他個人和集體，均已在文中以明確的方式標明。本畢業(yè)實習報告（設

2、計）的知識產權歸屬于作者與培養(yǎng)單位。</p><p><b>　　摘要</b></p><p>　　文章介紹了一種數(shù)字化語音存儲與回放系統(tǒng)的設計方法，該系統(tǒng)以單片機89C52為中心,采用兩片AT628128存儲芯片(128KB)構成256KB 的外部存儲器來存放采集的語音數(shù)據(jù)，前端語音信號采集部分采用ADC0809實現(xiàn)模數(shù)轉換，后端語音信號回放部分采用ADC9764實

3、現(xiàn)數(shù)模轉換，通過鍵盤等接口電路實現(xiàn)人機交互，單片機工作在中斷查詢模式，能夠快速響應按鍵要求，以控制系統(tǒng)的語音信號采集開始、存儲和回放等。同時，外圍電路輔以帶通濾波器和放大器等電路對信號進行濾波放大，實現(xiàn)了語音信號的高保真度存儲與回放。</p><p>　　關鍵詞：單片機;語音存儲;語音回放</p><p><b>　　目錄</b></p><p&g

4、t;　　1 前言 ………………………………………………………………………… 4</p><p>　　2 系統(tǒng)總體方案設計 ………………………………………………………… 5</p><p>　　3 語音信號的數(shù)字化</p><p>　　3.1語音信號的前端處理 …………………………………………………7</p><p>　　3.2采樣理論 ………

5、………………………………………………………7</p><p>　　3.2.1采樣………………………………………………………………7</p><p>　　3.2.2量化………………………………………………………………8</p><p>　　3.2.3編碼………………………………………………………………8</p><p>　　3.3 A/D轉換器

6、的設計………………………………………………………9</p><p>　　3.3.1常見A/D轉換器種 ………………………………………………9</p><p>　　3.3.2系統(tǒng)設計對A/D轉換器的要求…………………………………10</p><p>　　3.3.3模數(shù)轉換芯片ADC0809簡介……………………………………10</p><p>&

7、lt;b>　　4 語音信號的存儲</b></p><p>　　4.1存儲方案的選擇………………………………………………………12</p><p>　　4.2 FIFO特點簡介………………………………………………………13</p><p>　　4.3擴展SRAM仿真FIFO…………………………………………………13</p><p&

8、gt;<b>　　5 語音信號的回放</b></p><p>　　5.1數(shù)模轉換器設計………………………………………………………14</p><p>　　5.1.1 AD9764芯片簡介……………………………………………14</p><p>　　5.1.2 AD9764芯片的工作原理……………………………………15</p><

9、;p>　　6 軟件設計……………………………………………………………………17</p><p>　　參考文獻 ………………………………………………………………………19</p><p>　　致謝 ……………………………………………………………………………20</p><p><b>　　第一章 前言</b></p><

10、p>　　目前,許多應用系統(tǒng)中都需要語音存儲和回放處理。按照經典的信號與系統(tǒng)理論，語音信號為模擬信號；而計算機系統(tǒng)建立在二進制基礎上，使用的是數(shù)字信號。那么，利用計算機處理語音信號就必須先將其數(shù)字化，并將其儲存、實現(xiàn)回放。此次畢業(yè)設計的重點在于研究語音信號數(shù)字化的理論與方法，以為例，具體闡述從采集語音信號到儲存，再到回放的整個流程；實現(xiàn)語音信號的數(shù)字化儲存與回放。若用專用的語音芯片來處理,有時會缺乏靈活性,難以滿足不同場合的需要。本

11、文介紹的語音存儲與回放系統(tǒng)中,沒有使用專用的語音處理芯片,不需擴展接口電路,只利用一般的單片機測控系統(tǒng)中都有的硬件電路(如A /D、D /A、存儲器等) ,就能完成語音信號的數(shù)字化處理,即能完成語音的存儲與回放,實現(xiàn)單片機測控系統(tǒng)的語音提示報警及語音提示操作等。</p><p>　　第二章　系統(tǒng)總體方案設計</p><p>　　語音是一種非常有用的信息載體，人們一直在尋找可靠的記錄處理語音

12、信號的方法。音樂盒是通過上發(fā)條的滾輪上不同位置的突起來帶動簧片發(fā)出事先設計好的樂音，這是通過機械的方法實現(xiàn)了語音信號的記錄（有計劃地在滾輪上設置突起）、回放（簧片發(fā)出樂音）。留聲機、磁帶等是靠磁頭處的電位變化記錄或回放語音信號的。而隨著計算機技術的發(fā)展與普及，利用計算機處理語音信號已經被廣泛應用。</p><p>　　人耳能聽到的聲音頻率范圍為20Hz～20kHz,而一般語音頻率最高為3. 4kHz。數(shù)字化語音存

13、儲與回放系統(tǒng)的基本思想是將模擬語音信號通過模數(shù)轉換器(A /D)轉換成數(shù)字信號,再通過單片機控制存儲在存儲器中;回放時,由單片機控制將數(shù)據(jù)從存儲器中讀出,然后通過數(shù)模轉換器(D /A)轉換成模擬信號,經放大在揚聲器(或耳機)上輸出語音。本系統(tǒng)以單片機89C52 為控制器。由于89C52最大只能尋址64KB 的范圍,故而系統(tǒng)另配了兩片AT628128存儲芯片(128KB)構成256KB 的外部存儲器來存放采集的語音數(shù)據(jù)。根據(jù)“奈奎斯特采樣

14、定理”, 采樣頻率必須大于模擬信號最高頻率的兩倍,由于語音信號頻率為300Hz～3. 4kHz,所以選取采樣頻率為8kHz,理論上即可不失真地回放輸入的語音信號。具體的系統(tǒng)總體框圖參見圖2-1。</p><p>　　圖2-1 系統(tǒng)總體方案設計</p><p>　　整個系統(tǒng)分為數(shù)字和模擬兩大部分。模擬電路主要由電壓放大、功率放大及濾波器組成。數(shù)字電路以單片機89C52 為核心, 擴展256K

15、B 的RAM存儲器,外加A /D、D /A及鍵盤等外圍電路構成。</p><p><b>　　單片機芯片簡介</b></p><p>　　由于本系統(tǒng)采集語音信號頻率較低，且邏輯比較簡單，從性價比的角度選用單片機比較適合，如選用FPGA、CPLD等可編程邏輯器件，雖然也能完成控制功能，但是系統(tǒng)設計成本將會直線上升，綜合考量系統(tǒng)需求，采用市面上應用廣泛、設計成熟的AT89

16、C52作為控制芯片，它是一種低電壓、高性能CMOS 8位單片機，片內含8KB的可反復檫寫的程序存儲器和12B的隨機存取數(shù)據(jù)存儲器（RAM），器件采用高密度、非易失性存儲技術生產，兼容標準MCS-51指令系統(tǒng)，片內配置通用8位中央處理器（CPU）和Flash存儲單元，功能強大的AT89C52單片機可靈活應用于各種控制領域。其主要工作特性是：</p><p>　　片內程序存儲器內含8KB的Flash程序存儲器，可擦寫

17、壽命為1000次；</p><p>　　片內數(shù)據(jù)存儲器內含256字節(jié)的RAM；</p><p>　　具有32根可編程I/O口線；</p><p>　　具有3個可編程定時器；</p><p>　　中斷系統(tǒng)是具有8個中斷源、6個中斷矢量、2個級優(yōu)先權的中斷結構；</p><p>　　串行口是具有一個全雙工的可編程串行通信口

18、；</p><p>　　具有一個數(shù)據(jù)指針DPTR；</p><p>　　低功耗工作模式有空閑模式和掉電模式；</p><p>　　具有可編程的3級程序鎖定位；</p><p>　　工作電源電壓為5（1+0.2）V，且典型值為5V；</p><p>　　最高工作頻率為24MHz。</p><p>

19、　　第三章 語音信號的數(shù)字化</p><p>　　3.1語音信號的前端處理</p><p>　　由于經拾音器輸入的語音信號比較微弱,而模數(shù)轉換器ADC0809的工作電壓在0～ + 5V范圍內,故而在采集語音信號前,先要對其進行增益放大。本系統(tǒng)采用LM353作為運算放大器1,將語音信號放大至- 2. 5V～ + 2. 5V,再通過+ 2. 5V電平位移,使信號電壓在0～ + 5V范圍內,滿

20、足A /D轉換的要求。考慮整流、濾波后的紋波對揚聲器輸出的影響,本系統(tǒng)采用運算放大器2 (LM386)作功率放大器。由于運算放大器對電源電壓具有很強的抑制能力,不僅可大大減小揚聲器輸出端的紋波電壓,同時驅動揚聲器放出聲音。另外,為了能實現(xiàn)手動音量調節(jié),放大器2的輸入端加上一個50kΩ的電位器,以便調整音量。</p><p>　　為了濾除不必要的干擾及雜波,系統(tǒng)前向通道和后向通道中各設計了一個通帶為300Hz～3.

21、 4kHz的帶通濾波器。由于人的語音頻段在10kHz以下,對于濾波的均衡度要求不高,所以本系統(tǒng)通過LM353制作一階濾波器進行濾波。此一階帶通濾波器由一個低通濾波器和一個高通濾波器串聯(lián)而成,其中低通濾波器能濾除3. 4kHz以上的頻率信號,減少了因8kHz的采樣率引起的混疊失真;高通濾波器能濾除300Hz以下的頻率信號,減少了低頻信號尤其是工頻的影響,大大提高了系統(tǒng)的信噪比。</p><p><b>　

22、　3.2采樣理論</b></p><p>　　信息從物理特征上分為：模擬信號與數(shù)字信號。話筒輸出的話音信號屬于模擬信號；而計算機數(shù)據(jù)屬于數(shù)字信號。若輸入是模擬信號（例如語音信號），則在數(shù)字系統(tǒng)（例如計算機系統(tǒng)）的編碼部分需要對輸入信號進行數(shù)字化，或稱為“模/數(shù)”變換，將模擬信號變?yōu)閿?shù)字信號，以便在數(shù)字系統(tǒng)中繼續(xù)加以處理。數(shù)字化過程包括三個步驟：采樣，量化和編碼。</p><p>

23、;<b>　　3.2.1 采樣</b></p><p>　　模擬信號首先被采樣。通常抽樣是按照等時間間隔進行的，雖然在理論上并不是必須如此的。模擬信號被抽樣后，成為抽樣信號，它在時間上是離散的，但是在其數(shù)值仍然是連續(xù)的，所以是離散模擬信號。根據(jù)奈奎斯特采樣定理，采樣頻率必須超過信號最高頻率的2倍才能無失真的恢復出原模擬信號，假設對一個音頻信號（20Hz～20kHz）進行采樣，那么用40KHz

24、的時鐘就可以了，比如PC的聲卡采樣頻率就是44.1kHz。</p><p><b>　　圖3-1 抽樣信號</b></p><p><b>　　3.2.2 量化</b></p><p>　　數(shù)據(jù)采集系統(tǒng)的主要功能之一是把模擬信號轉換成數(shù)字信號，這個過程就是量化。量化，就是用一基本量對和基本量具有同一量綱的模擬量進行比較的過

25、程，其輸入是連續(xù)的模擬信號，輸出是一系列離散的數(shù)字信號。</p><p>　　在量化過程中所使用的基本量稱為量化電平(Quantized Level)，它是滿量程電壓(VFSR)與2N的比值，其中N為數(shù)字信號的二進制位數(shù)，也是ADC的分辨率。量化電平一般用Q來表示，即Q=VFSR/2N</p><p>　　從上式可以看出，Q由VFSR和2N所決定，是能夠量化的最小單位，也是經過ADC后輸出

26、的數(shù)字信號的分辨率。</p><p>　　圖3-2 量化信號</p><p><b>　　3.2.3 編碼</b></p><p>　　量化得到的數(shù)字信號的幅度對應于采樣點的模擬信號的幅度，但每一個數(shù)字信號必須進行編碼以變成計算機可識別的二進制數(shù)。采用的編碼方式不同，得到的二進制數(shù)顯然不同。常用的編碼方式有單極性二進制編碼和BCD編碼等。實際

27、上，現(xiàn)有的ADC芯片輸出的數(shù)字信號一般是己經過編碼以后的二進制數(shù)，用戶不必再考慮編碼的問題。</p><p>　　圖3-3 編碼信號</p><p>　　3.3 A/D轉換器的設計</p><p>　　A/D轉換器是將語音信號轉化為數(shù)字信號的關鍵部件，其主要參數(shù)有采樣頻率、采樣位數(shù)和抗干擾性能等。隨著超大規(guī)模集成電路技術的飛速發(fā)展和計算機技術在工業(yè)領域的廣泛應用，

28、A/D轉換器的新設計思想和制造技術層出不窮。為滿足各種不同的檢測和控制任務的需要，大量結構不同、性能各異的A/D轉換電路應運而生。不同的數(shù)據(jù)采集場合往往選用的ADC器件也不同。</p><p>　　3.3.1 常見A/D轉換器種類</p><p>　　A/D轉換器的種類很多，按工作原理不同分為直接A/D轉換器和間接A/D轉換器兩類，直接ADC可以將模擬信號直接轉換為數(shù)字信號，這類ADC具有

29、較快的轉換速度，其典型電路有快閃型和逐次比較型A/D轉換器；而間接ADC則是先將模擬信號轉換為某一中間變量（時間、頻率、脈沖寬度等），然后再將中間變量轉換為數(shù)字量輸出，此類ADC的速度較慢，典型電路是雙積分型A/D轉換器和電壓頻率轉換型V/F轉換器。</p><p>　　按照A/D轉換器的速度和精度，又可將A/D轉換器大致可分為三類：</p><p>　　1、高速低(或中等)精度A/D轉換

30、器，具體的結構有快閃型、半快閃型型和流水線型。此類A/D轉換器速度快，但是精度不高，而且消耗的功耗大，占用的芯片面積也很大，主要用于視頻處理、通信、高速數(shù)字測量儀器和雷達等領域。</p><p>　　2、中速中等精度A/D轉換器。這一類型的A/D轉換器是以速度來換取精度，如逐次逼近型A/D轉換器。這一類A/D轉換器的數(shù)據(jù)輸出通常是串行的，它們的轉換速度在幾十kHz到幾百kHz之間，精度也比高速A/D轉換器高(10

31、～16位)，主要用于傳感器、自動控制、音頻處理等領域。</p><p>　　3、中速或低速高精度A/D轉換器。此類A/D轉換器速度不快，但精度很高(16～24位)，如Σ-Δ型ADC。該類型A/D轉換器主要用于音頻、通信、地球物理測量、測試儀、自動控制等領域。</p><p>　　3.3.2 系統(tǒng)設計對A/D轉換器的要求</p><p>　　由于本系統(tǒng)采集信號為音頻，

32、對采樣頻率和采樣精度的要求不高，從經濟易行的角度考慮可以選用中速中精度A/D轉換器，</p><p>　　1、采樣速率40kHz-100kHz。本系統(tǒng)要音頻信號進行采樣，采樣速率過小就會造成欠采樣，采樣速率過高會增加系統(tǒng)成本。</p><p>　　2、采樣位數(shù)8-10位。綜合考慮系統(tǒng)存儲芯片存儲容量和人耳聽力分辨力，采用采樣位數(shù)8-10位的A/D轉換器。</p><p&

33、gt;　　3、穩(wěn)定性好，抗干擾能力強。這方面的指標主要是要求信噪比高、無失真動態(tài)范圍大和電源抑制比高。</p><p>　　一般男女語音的最高頻率都不超過10kHz,本系統(tǒng)所要求的語音信號為電話語音級: 200Hz～3. 4kHz。由香農采樣定理可知,要不失真地還原出輸入的模擬語音,理論上就要求采樣頻率至少為8kHz。經典的模數(shù)轉換器ADC0809, 分辨率為8 位, 轉換時間為100μs,最大采樣頻率為10kH

34、z > 8kHz,能滿足香農采樣定理的要求。并且, 0809芯片的數(shù)據(jù)輸出端內部具有三態(tài)輸出鎖存器,可與單片機的數(shù)據(jù)總線直接連接,接口簡單,使用方便。故而,本系統(tǒng)選用ADC0809 作為模數(shù)轉換器,采樣頻率為8kHz。對A /D轉換結果的讀出采用查詢方式,即每次通過寫信號( /WR引腳)啟動A /D轉換后,立即查詢狀態(tài)標志,一旦發(fā)現(xiàn)轉換結束信號( /EOC引腳)呈高電平,表明A /D轉換結束,則單片機將數(shù)據(jù)讀入自己內部的RAM區(qū)。

35、</p><p>　　3.3.3 模數(shù)轉換芯片ADC0809簡介</p><p>　　ADC0809是采樣分辨率為8位的、以逐次逼近原理進行模—數(shù)轉換的器件。其內部有一個8通道多路開關，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個進行A/D轉換。</p><p><b>　　1．主要特性</b></p><

36、;p>　　1）8路輸入通道，8位A／D轉換器，即分辨率為8位。 </p><p>　　2）具有轉換起停控制端。 </p><p>　　3）轉換時間為100μs</p><p>　　4）單個＋5V電源供電 </p><p>　　5）模擬輸入電壓范圍0～＋5V，不需零點和滿刻度校準。 </p><p>　　6）工作溫

37、度范圍為-40～＋85攝氏度 </p><p>　　7）低功耗，約15mW。 </p><p><b>　　2．內部結構 </b></p><p>　　ADC0809是CMOS單片型逐次逼近式A／D轉換器，內部結構如圖13．22所示，它由8路模擬開關、地址鎖存與譯碼器、比較器、8位開關樹型D／A轉換器、逐次逼近 </p><

38、p>　　3．外部特性（引腳功能） </p><p>　　ADC0809芯片有28條引腳，采用雙列直插式封裝，如圖13．23所示。下面說明各引腳功能。 </p><p>　　IN0～IN7：8路模擬量輸入端。</p><p>　　2-1～2-8：8位數(shù)字量輸出端。</p><p>　　ADDA、ADDB、ADDC：3位地址輸入線，用于選通

39、8路模擬輸入中的一路</p><p>　　ALE：地址鎖存允許信號，輸入，高電平有效。 </p><p>　　START： A／D轉換啟動脈沖輸入端，輸入一個正脈沖（至少100ns寬）使其啟動（脈沖上升沿使0809復位，下降沿啟動A/D轉換）。 </p><p>　　EOC： A／D轉換結束信號，輸出，當A／D轉換結束時，此端輸出一個高電平（轉換期間一直為低電平）。

40、 </p><p>　　OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當A／D轉換結束時，此端輸入一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。</p><p>　　CLK：時鐘脈沖輸入端。要求時鐘頻率不高于640KHZ。 </p><p>　　REF（+）、REF（-）：基準電壓。 </p><p>　　Vcc：電源，單一＋5V。 </p&

41、gt;<p><b>　　GND：地。 </b></p><p>　　ADC0809的工作過程是：首先輸入3位地址，并使ALE=1，將地址存入地址鎖存器中。此地址經譯碼選通8路模擬輸入之一到比較器。START上升沿將逐次逼近寄存器復位。下降沿啟動 A／D轉換，之后EOC輸出信號變低，指示轉換正在進行。直到A／D轉換完成，EOC變?yōu)楦唠娖?，指示A／D轉換結束，結果數(shù)據(jù)已存入鎖存器

42、，這個信號可用作中斷申請。當OE輸入高電平 時，輸出三態(tài)門打開，轉換結果的數(shù)字量輸出到數(shù)據(jù)總線上。</p><p>　　第四章 語音信號的存儲</p><p>　　4.1 存儲方案的選擇</p><p>　　為實現(xiàn)語音信號實時存儲與回放，必須設計可靠的數(shù)據(jù)緩沖方案。通常構成高速緩存的方案有三種，即雙口RAM (Dual-Port RAM) 、FIFO (First

43、 In First Out Memory)和高速SRAM切換方式。其中，前兩種存儲器具有讀和寫同時進行的能力，而高速SRAM切換方式由于其低廉的成本也得到了廣泛的應用。3種存儲器的性能比較見下表：</p><p>　　表4-1存儲器性能比較</p><p>　　通過表4-1的比較可以看出：</p><p>　　雙口RAM具有兩套獨立的數(shù)據(jù)、地址和控制線，可從兩個端口

44、同時讀寫而互不干擾，并可將采樣數(shù)據(jù)從一個端口寫入，而由控制器從另一個端口讀出，可達到很高的傳輸速度。但其價格比較昂貴，而且在本系統(tǒng)中采集數(shù)據(jù)和處理數(shù)據(jù)是按照時間順序進行的，因此沒必要用雙口RAM。</p><p>　　FIFO存儲器就像數(shù)據(jù)管道一樣，數(shù)據(jù)從管道的一頭流入，從另一頭流出，先進入的數(shù)據(jù)先流出，控制方式簡單。數(shù)據(jù)在其中順序移動，因而能夠達到很高的傳輸速度和效率，是數(shù)據(jù)緩沖的首選方式，但大容量的高速FIF

45、O存儲器價格非常昂貴。從減少系統(tǒng)成本的角度，可以在單片機內部集成FIFO。但是受單片機內部BRAM的限制，F(xiàn)IFO的存儲深度不可能很大，而本系統(tǒng)又需要較大的數(shù)據(jù)緩沖能力，即要求FIFO具有相當?shù)拇鎯ι疃龋虼诵枰獙Υ鎯ζ鲾U充。對存儲器進行擴充，主要涉及到以下兩個關鍵因素：空間、速度。</p><p>　　第三種高速SRAM切換方式雖然只有一套地址線，不具備讀寫操作同時進行的能力，但它可通過時分復用地址線和數(shù)據(jù)線的

46、辦法來實現(xiàn)讀和寫操作的交替進行，模仿FIFO的功能。而且大容量的高速SRAM相對于數(shù)據(jù)緩沖來說有足夠的空間，其讀寫速度一般在15ns左右，且價格比前兩者低得多，滿足系統(tǒng)要求。因此本設計采用折中方案，即采用單片機內部集成FIFO加擴展SRAM仿真FIFO功能的方式作為數(shù)據(jù)緩沖方案，這樣既節(jié)約了成本又達到了設計要求。</p><p>　　4.2 FIFO特點簡介</p><p>　　FIFO存

47、儲器是近幾年面市的一種特殊存儲器件，其特點是在同一芯片里的同一存儲單元配備有兩個數(shù)據(jù)口，一個是輸入口，只負責數(shù)據(jù)的寫入，另一個是輸出口，只負責數(shù)據(jù)的輸出。另外在對這種存儲器進行讀和寫的操作時不需要地址線參與尋址，它的數(shù)據(jù)是按照一種環(huán)形結構依次進行存放的，因而省去了大量的地址線，使接口電路的設計和控制變得簡單。FIFO存儲器另一個與傳統(tǒng)存儲器不同的地方是傳統(tǒng)存儲器的一個存儲單元中只要寫入一個數(shù)據(jù)后，這個數(shù)據(jù)將一直保存，直到一個新的數(shù)據(jù)將其

48、覆蓋，無論這個存儲單元的數(shù)據(jù)被讀取過多少次都是如此。而FIFO存儲器中的存儲單元則不是這樣，寫入的數(shù)據(jù)一旦被讀取后，則這個數(shù)據(jù)再也無法被讀取就像永遠消失了一樣。所以，F(xiàn)IFO存儲器在操作時由“空”和“滿”的標志位來表示FIFO存儲器內部的狀態(tài)。</p><p>　　確定FIFO是否為空或滿的方法是比較讀指針和寫指針，如它們不相等，則肯定既不是空狀態(tài)也不是滿狀態(tài)。如讀寫指針相等并且最后的操作是讀，則FIFO處于空狀

49、態(tài)。如讀寫指針相等且最后的操作是寫，則FIFO處于滿狀態(tài)，不能繼續(xù)寫入數(shù)據(jù)。</p><p>　　4.3 擴展SRAM仿真FIFO</p><p>　　采用外部SRAM實現(xiàn)FIFO的具體做法為：將三態(tài)緩沖門分別接到讀寫控制器上，在進行寫操作時，SRAM由三態(tài)門切換到同步FIFO一側，以使采樣數(shù)據(jù)寫入其中。在進行讀操作時，SRAM再由三態(tài)門切換到異步FIFO一側進行讀寫。這種方式的優(yōu)點是SR

50、AM可隨機存取，同時較大容量的高速SRAM有現(xiàn)成的產品可供選擇。在設計中使FPGA中的內部的數(shù)據(jù)傳輸時鐘與外部的SRAM時鐘同步，并且要求FPGA內部的使能端與SRAM的CE為一個同步使能，這樣使數(shù)據(jù)達到同步的目的。</p><p>　　SRAM采用HM628128，容量256kB，讀寫周期15ns，+5V供電，TTL兼容。</p><p>　　第五章 語音信號的回放</p>

51、<p>　　語音回放需將存儲的數(shù)字語音數(shù)據(jù)通過D /A轉換器轉換成語音模擬信號。本系統(tǒng)采用典型的D /A轉換芯片AD9764,字長為14位,可直接與單片機連接。但AD9764的輸出量是電流,而實際應用中需要模擬語音電壓。為此,在AD9764的輸出端接反相電壓轉換電路。這樣,數(shù)字信號經D /A 轉換、雙極性電流至電壓變換后已成為模擬語音信號,經帶通濾波器再送往音頻功率放大器，做適當?shù)墓β侍嵘齺硗苿訐P聲器發(fā)聲。</p&g

52、t;<p>　　5.1 數(shù)模轉換器設計</p><p>　　對于D/A轉換器性能的考慮，應包括建立時間、尖峰脈沖能量、轉換位數(shù)和積分線性等方面。與A/D轉換器的采樣位數(shù)和輸出信噪比的關系類似，增大D/A轉換器的位數(shù)也可以增大信噪比，減小電壓幅值量化誤差，為滿足信號模擬的信噪比要求，采用14位D/A轉換器。</p><p>　　5.1.1 AD9764芯片簡介</p&g

53、t;<p>　　AD9764是高性能的TXDACTM系列中的一款低功耗CMOS數(shù)/模轉換器，14位分辨力、125MHz轉換速率、片內1.20V基準、邊沿觸發(fā)鎖存、極佳的動態(tài)無雜波失真范圍和交調失真、輸入數(shù)據(jù)格式為標準正二進制碼、典型功耗190mW。AD9764的功能模塊框圖如圖5-1所示：</p><p>　　圖5-1 AD9764的內部功能框圖</p><p>　　AD9

54、764采用28腳SOIC封裝、單5V電源供電、差分電流輸出范圍：2-20mA、可選擇內部或外部參考電壓，其引腳功能說明如表5-1所示：</p><p>　　表5-1 AD9764的引腳功能說明</p><p>　　5.1.2 AD9764芯片的工作原理</p><p>　　5.1.2.1 數(shù)字輸入</p><p>　　AD9764的數(shù)字輸

55、入包括14個數(shù)據(jù)輸入引腳和1個時鐘輸入引腳，這14位并行數(shù)據(jù)輸入遵循標準正二進制編碼，其中DB13是最高有效數(shù)據(jù)位(MSB)，而DB0是最低有效數(shù)據(jù)位(LSB)。如圖3-4，輸入數(shù)據(jù)在在時鐘上升沿時被鎖存器鎖存，轉換后的數(shù)據(jù)輸出也在時鐘上升沿被刷新新，時鐘頻率最高可達125MSPS。</p><p>　　5.1.2.2 模擬輸出</p><p>　　AD9764輸出兩路互補電流：IOUTA

56、和IOUTB，當所有數(shù)據(jù)位都是邏輯1時，IOUTA將產生一個滿量程輸出電流IOUTFS，而IOUTB則產生一個電流為零的互補輸出。IOUTA和IOUTB都是輸入碼DAC CODE與滿量程輸出電流IOUTFS的函數(shù)，關系如下：</p><p>　　IOUTA=(DAC CODE/16384)×IOUTFS (3-1)</p><p>　　IOUTB=

57、(16383-DAC CODE)/16384×IOUTFS (3-2)</p><p>　　其中，DAC CODE為并行輸入的14位數(shù)據(jù)，滿量程輸出電流IOUTFS的大小取決于VREFIO與滿量程電流輸出調節(jié)端(FS ADJ)的負載電阻RSET，關系如下：</p><p>　　IOUTFS=32×IREF=32×VREFIO/RSET

58、 (3-3)</p><p>　　IOUTA和IOUTB能通過負載電阻RLOAD轉換成互補單端電壓輸出VOUTA和VOUTB，存在于VOUTA和VOUTB之間的差分電壓VDIFF也能夠通過變壓器或差分放大器轉換成單端電壓，關系如下：</p><p>　　VDIFF=(IOUTA-IOUTB) ×RLOAD</p><p>　　=[

59、(2DAC CODE-16383)/16384]×IOUTFS×RLOAD</p><p>　　=[(2DAC CODE-16383)/16384]×(32×VREFIO/RSET)×RLOAD (3-4)</p><p>　　式(3-4)也顯示了AD9764采用差分操作的優(yōu)點，首先，差分輸入抵消了IOUTA和IOUTB端由于噪聲

60、、失真、直流偏置等引入的共模干擾；其次，VDIFF端的輸出信號電壓是單端輸出電壓VOUTA或VOUTB的2倍，因此為負載提供的功率也是單端時的2倍。</p><p>　　5.1.2.3 參考電壓的選用</p><p>　　AD9764的參考電壓的選擇有兩種方式：內部參考與外部參考。參考方式通過REFLO引腳的連接方式來選擇，當REFIO與ACOM相連時，內部參考方式被激活，此時REFIO提

61、供1.20V的電壓輸出；當REFLO與AVDD相連時，內部參考方式被取消，外部參考方式被激活，REFIO的電壓由外部提供，以提高電壓精度和抗漂移性能，而且還可以通過調整外部參考電壓以達到增益控制的目的，此時REFIO端的輸入阻抗為高阻狀態(tài)</p><p><b>　　第六章 軟件設計</b></p><p>　　本系統(tǒng)軟件設計采用匯編語言，程序編寫好后由匯編程序編譯

62、為機器語言，通過燒錄器將程序燒錄到單片機中，以實現(xiàn)控制外圍各種芯片的功能。匯編語言是一種功能很強的程序設計語言，也是利用計算機所有硬件特性并能直接控制硬件的語言。</p><p>　　AT89C52片內置通用8位中央處理器和Flash存儲單元，該芯片有6個中斷源，2個中斷優(yōu)先級，IE寄存器控制各中斷位，IP寄存器中6個中斷源的每一個可定為2個優(yōu)先級，適用于許多較為復雜的控制場合。在本系統(tǒng)中，AT89C52負責對A

63、/D轉換、數(shù)據(jù)存儲和D/A轉換芯片的控制。</p><p>　　為了保證8kHz的回放轉換頻率,單片機通過軟件編程來控制內部定時器T2 的啟/停工作。因此,在軟件主程序中,設置T2 工作于定時中斷模式, 定時時間為125μs。</p><p>　　圖6-1　主程序流程圖</p><p>　　在中斷服務程序中,要根據(jù)按鍵的類型完成不同的任務。若是“錄音”鍵被按下,則進

64、行A /D 轉換,將轉換結果保存在RAM中; 若是“回放”鍵被按下,則從RAM中讀出語音數(shù)據(jù),進行D /A轉換。程序流程圖分別參見圖6-2。</p><p>　　圖6-2　中斷子程序流程圖</p><p><b>　　參考文獻</b></p><p>　　[1] 徐江．高速高精度數(shù)據(jù)采集技術研究[D]．成都：電子科技大學，2003.06<

65、/p><p>　　[2] 李華. MCS系列單片機實用接口技術[M ]. 北京:北京航空航天大學出版社, 1993.</p><p>　　[3] 潘新民. 單片機實用系統(tǒng)設計[M ]. 北京:人民郵電出版社, 1992.</p><p>　　[4] 碩力更．數(shù)字中頻接收機模擬前端的設計[D]．南京理工大學，2004：42-43</p><p>　

66、　[5] 許嘉林，盧艷娥，丁子明．ADC信噪比的分析及高速高分辨率ADC電路的實 現(xiàn)[Z]．www.21ic.com/news/html/71/show1682.htm</p><p><b>　　致 謝</b></p><p>　　本課題是在導師的精心指導下完成的。x教員嚴謹求實的工作作風和治學精神使我受益匪淺。兩個多月的畢業(yè)設計過程中，x教

67、員在百忙之中抽出時間對我們認真指導，多方面支持，給出了許多寶貴的指導意見，拓寬了我們的思路，并幫助解決了許多難題。本課題中用到的許多設計方法、編程思想都是在x教員多年研究的基礎上實現(xiàn)的，是在他創(chuàng)造性勞動的基礎上我們才取得本次畢業(yè)設計的成功。在此謹向他表示衷心的感謝！</p><p>　　感謝xxx教研室領導對我們畢業(yè)設計工作的關心與支持，為我們提供了良好的畢業(yè)設計場所和完備的實驗器材，使畢業(yè)設計能夠順利進行。&l

68、t;/p><p>　　感謝學員x隊隊領導在畢業(yè)設計期間對我們的督促和檢查，保證了本次設計工作的進度和質量，并最終圓滿完成了本次畢業(yè)設計工作。</p><p>　　最后，還要感謝合作伙伴xx同志，在畢業(yè)設計過程中他充分發(fā)揚團隊精神，在程序編寫方面給了我許多有益的建議。他大膽采用各種編程新思路、新方法，在時間緊、任務重的情況下圓滿完成了雷達顯示器控制面板的軟件設計，使得最后的系統(tǒng)聯(lián)調工作能夠如期進