畢業(yè)論文---單片機控制語音芯片的錄放音系統(tǒng)的設計

1、<p><b>　　目 錄</b></p><p><b>　　[摘要]</b></p><p>　　Abstract…………………………………………………………………………(2)</p><p>　　引言………………………………………………………………………………(2)</p><p>

2、;　　AT89C2051概述………………………………………………………………(2)</p><p>　　(－).單片機概述…………………………………………………………………(2)</p><p>　　(二)AT89C51單片機………………………………………………………………(3)</p><p>　　主要性能………………………………………………………………………(3

3、)</p><p>　　引腳功能說明…………………………………………………………………(4)</p><p>　　二.語音芯片………………………………………………………………………(12)</p><p>　　語音芯片的概述………………………………………………………………(12)</p><p>　　ISD1720簡介………………………………

4、…………………………………(13)</p><p>　　三.語音芯片在單片機中系統(tǒng)的使用……………………………………………(17)</p><p>　　四.總體電路設計…………………………………………………………………(17)</p><p>　　致謝詞………………………………………………………………………………(22)</p><p>　　

5、參考文獻……………………………………………………………………………(23)</p><p>　　單片機控制語音芯片的錄放音系統(tǒng)的設計</p><p>　　[摘 要]：介紹了由Flash單片機AT89C2051及數碼語音芯片ISD2560組成的電腦語音系統(tǒng)設計出了系統(tǒng)的硬件電路，給出了錄、放音實用的源程序。目前基于單片微機的語音系統(tǒng)的應用越來越廣泛，如電腦語音鐘、語音型數字萬用表、手機話費

6、查詢系統(tǒng)、排隊機、監(jiān)控系統(tǒng)語音報警以及公共汽車報站器等等。本文作者用Flash單片機AT89C2051和錄放時間達60s的數碼語音芯片ISD2560設計了一套智能語音錄放系統(tǒng)，實現了語音的分段錄取、組合回放，通過軟件的修改還可以實現整段錄取，循環(huán)播放，而且不必使用專門的ISD語音開發(fā)設備。</p><p>　　[關鍵詞]：AT89C2051單片機 ISD2560語音芯片 分段錄音 組合回放</p&g

7、t;<p>　　[Abstract] In the paper, a microcomputer sound system based on AT89C2051 and ISD2560 is introduced. Hardware circuit of system is designed, and practical programmers are given.</p><p>　　Key wo

8、rds: AT89C2051 ISD2560 subsection record combination return play</p><p>　　一.AT89C2051概述</p><p><b>　　(一).單片機概述</b></p><p><b>　　單片機的概念</b></p><

9、;p>　　電子計算機的發(fā)展經理了從電子管、晶體管、集成電路到大規(guī)模集成電路共四個階段，即通常所是說的第一代、第二代、第三代和第四代計算機?，F在廣泛使用的微型計算機是大規(guī)模集成電路技術的產物，因此它屬于第四代計算機，而單片機則是衛(wèi)星計算機的一個分支。從1971年微型計算機問世以來，由于實際應用的需要，微型計算機向著兩個不同的方向發(fā)展：一個是向高速度、大容量、高性能的高檔微機方向發(fā)展；而另一個則是想穩(wěn)定可靠、體積小和價格廉的單片機方向

10、發(fā)展。但兩者在原理和技術上是緊密聯系的。</p><p>　　通用單片機和專用單片機</p><p>　　根據控制應用的需要，可以將單片機分為通用型和專用行。</p><p>　　通用型單片機是一種基本芯片，它的內部資源比較豐富，性能全面且適用性強，能覆蓋多種應用需求。用戶可以根據需要設計成各種不同應用的控制系統(tǒng)，即通用單片機有一個再設計過程，通過用戶的進一步設計，

11、才能組建成一個以單片機為核心再配以其他外圍電路的應用控制系統(tǒng)。</p><p>　　專用型的單片機主要是應用在專門針對某個特定產品的，例如電鍍表和IC卡讀寫器上的單片機等。這種應用的最大特點是針對性強而且數量巨大。</p><p>　　本電路所使用的是通用型的單片機AT89C2051</p><p>　　89系列單片機有AT89C系列的標準型及抵擋型，還有AT89S

12、系列的高檔型。</p><p>　　AT89C單片機的結構圖如下。它主要由下面幾部分組成：1個8位中央處理器、片內RAM、4個8位的雙向可尋址I/O口、1個全雙工UART（通用異步接收發(fā)送器）的串行接口、2個16位的定時器/計數器、多個優(yōu)先級的嵌套中斷結構，以及一個片內振蕩器和時鐘電路。 </p

13、><p>　　在AT89C單片機結構中，最顯著的特點是內部含有FLASH存儲器，而在其他方面的結構，則和INTEL公司的8051的結構沒有太大的區(qū)別。</p><p>　　(二).AT89C2051單片機</p><p>　　AT89C2051是一帶有2KBFLASH可編程、可檫除只讀存儲器的低壓、高性能8位CMOS微型計算機，它采用ATMEL的高密非易失存儲器技術制造

14、，不并和工業(yè)標準MCS-51指令集和引腳結構兼容。通過在單塊芯片上組合通用的CPL1和FLASH存儲器，使AT89C2051</p><p>　　成為一強勁的微型計算機。</p><p>　　AT89C2051提供以下標準功能：2KBFLASH存儲器；128字節(jié)RAM；15條I/O口引線；2個16位定時器/計數器；1個5向量2級中斷結構；1個全雙工串行口；1個精密模擬比較器以及片內振蕩器和

15、時鐘電路。此外，AT89C2051是用可降到0頻率的靜態(tài)邏輯操作設計的，并自持兩種可選的軟件節(jié)電工作方式。掉電方式保存RAM內容，但振蕩器停止工作，并禁止所有其他部件的工作直到下一個硬件復位。</p><p><b>　　主要性能</b></p><p>　　和MCS-51產品兼容</p><p>　　2KB可重編程FLASH存儲器</p

16、><p>　　耐久性：1000次寫/檫除。</p><p>　　2.7-6.0v的操作范圍</p><p>　　全靜態(tài)操作：0HZ-24MHZ </p><p><b>　　2級加密程序存儲器</b></p><p>　　128*8位內部RAM</p><p>　　

17、15條可編程I/O引線</p><p>　　2個16位定時器/計數器</p><p><b>　　6個中斷源</b></p><p>　　可編程串行UART通道</p><p><b>　　直接LED驅動輸出</b></p><p><b>　　片內模擬比較<

18、/b></p><p>　　低功耗空載和掉電方式。</p><p><b>　　圖1—1</b></p><p><b>　　2．引腳功能說明</b></p><p><b>　　Vcc: 電源電壓</b></p><p><b>　　G

19、ND：地</b></p><p>　　P1口：P1口是一組8位雙向I/O口，P1.2-P1.7提供內部上拉電阻，P1.0和p1.1內部無上拉電阻，主要是考慮它們分別是內部精密比較器的同相輸入端（AIN0）和反相輸入端（AIN1），如果需要應在外部接上拉電阻。P1口輸出緩沖器可吸入20mA電流可直接驅動LED。當p1口引腳寫入“1”時可作輸入端，當引腳p1.2-p1.7用作輸入并被外部拉低時，它們將因內

20、部的上拉電阻而輸出電流。</p><p>　　P1口還在Flash閃速變成及程序校驗時接收代碼數據。</p><p>　　P3口：p3口的p3.0-p3.5、p3.7是帶有內部上拉電阻的7個雙向I/O口。P3.6沒有引出，他作為一個通用I/O口但不可訪問，但可作為固定輸入片內比較器的輸出信號，P3口緩沖器可吸入20mA電流。當P3口寫入“1”時，它們被內部上拉電阻拉高并可作為輸入端口。做輸

21、入時，被外部拉低的P3口將用上拉電阻輸出電流。</p><p>　　P3口還用于實現AT89C2051特殊功能，如下表所示：</p><p>　　P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。</p><p>　　RST：復位輸入。RST引腳一旦變成兩個機器周期以上高電平，所有的I/O口都將復位到“1”狀態(tài)，當振蕩器政治工作時，持續(xù)兩個機器周期以

22、上的高電平便可完成復位，每個機器周期為12個振蕩時鐘周期。</p><p>　　XTAL1：振蕩器反相放大器的及內部時鐘發(fā)生器的輸入端。</p><p>　　XTAL2：振蕩器反相發(fā)黨旗的輸出端。</p><p><b>　　表1—1</b></p><p><b>　　振蕩器特征：</b><

23、/p><p>　　XTAL1、XTAL2為片內振蕩器的反相放大器的輸入和輸出端，如下圖所示?？刹捎檬⒕杌蛱沾烧袷幤鹘M成時鐘振蕩器，如需從外部輸入時鐘驅動AT89C2051，時鐘信號從XTAL1輸入，XTAL2應懸空。由于輸入靠內部電路是經過一個2分頻觸發(fā)器，所以輸入的外部時鐘信號無需特殊要求，但它必須符合電平的最大和最小值及時序規(guī)范。</p><p><b>　　圖1—2<

24、/b></p><p><b>　　特殊功能寄存器：</b></p><p>　　片內特殊功能寄存器（SFR）空間存儲區(qū)的影象圖如下表所示。</p><p>　　并非存儲區(qū)中所有的地址單元都被占用，未占用的地址單元亦不能使用，如果對其進行讀訪問一般返回為隨機數，寫訪問也不確定。</p><p>　　這些單元是為了以

25、后利用這些未使用的地址單元擴展新功能而設置。所以用戶軟件不要對它們寫“1”，在這種情況下，新位的復位或不激活值總為“0”。</p><p>　　某些指令的約束條件：</p><p>　　AT89C2051是經濟型低價位的微控制器，它含有2K字節(jié)的Flash閃速程序存儲器，指令系統(tǒng)與MCS-51完全兼容，可使用MCS-51指令系統(tǒng)對其進行編程。但是在使用某些有關指令進行編程時，需要注意一些事

26、項。</p><p>　　和跳轉或分支有關的指令有一定的空間約束，使目的地址能安全在AT89C2051的2K字節(jié)的物理程序存儲器空間內，必須注意這一點。對于2K字節(jié)存儲器的AT89C2051來說，LJMP 7E0H是一條有效指令，而LJMP 900H則為無效指令。</p><p><b>　　分支指令</b></p><p>　　對于LCALL

27、、LJMP、ACALL、AJMP、SJMP、JMP@A+DPTR等指令，只要記住這些分支指令的目的地址在程序存儲器大小的物理范圍內（AT89C2051程序空間為：000H-7FFH單元），這些無條件分支指令就會正確執(zhí)行，超出物理空間的限制會出現不可預知的程序錯誤。CJNE[….]、DJNZ[….]、JB、JNB、JC、JNC、JBC、JZ、JNZ等這些條件轉移指令的使用與上述原則一樣，同樣，超出物理空間的限制引起不可預知的程序錯誤。至于

28、中斷的使用，80C51系列硬件結構中已保留標準中斷服務子程序的地址。</p><p>　　與MOVX相關的指令，數據存儲器</p><p>　　AT89C2051包含128字節(jié)內部數據存儲器，這樣，AT89C2051的堆棧深度局限與內部RAM128字節(jié)范圍內，它既不支持外部數據存儲器的訪問，也不支持外部程序存儲器的執(zhí)行，因此程序中不應有MOVX[….]指令。</p><

29、p><b>　　程序存儲器的加密：</b></p><p>　　AT89C2051使用對芯片上的兩個加密進行編程或不編程來得到如下表所示的功能：</p><p><b>　　表1—2</b></p><p><b>　　空閑模式：</b></p><p>　　在空閑模式下

30、，CPU保持睡眠狀態(tài)而所有片內的外設仍保持激活狀態(tài)，這種方式由軟件產生。此時，片內RAM和所有特殊功能寄存器的內容保持不變。空閑模式可由任何允許的中斷請求或硬件復位終止。</p><p>　　P1.0和P1.1在不使用外部上拉電阻的情況下應設置為“0”，或者在使用上拉電阻的情況下設置為“1”。</p><p>　　應注意的是：在 用硬件復位終止空閑模式時，AT89C2051通常從程序停止一

31、直到內部復位獲得控制之前的兩個機器周期處恢復程序執(zhí)行。在這種情況下片內硬件禁止對內部RAM的讀寫，但允許對端口的訪問，要消除硬件復位終止空閑模式對端口意外寫入的可能，原則上進入空閑模式指令的下一條指令不 應對端口引腳或外部存儲器進行訪問。</p><p><b>　　掉電模式</b></p><p>　　在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行

32、的指令，片內RAM和特殊功能寄存器的內容在終止掉電模式前被凍結。退出掉電模式的唯一方法是硬件復位，復位后將重新定義全部特殊功能寄存器但不改變RAM中的內容，在VCC恢復到正常的工作電平前，復位應無效，且必須保持一定時間以使振蕩器重啟并穩(wěn)定工作。</p><p>　　P1.0和P1.1在不使用外部上拉電阻的情況下應設置為“0”，或者在使用外部上拉電阻時應設為“1”。</p><p><

33、b>　　表1—3</b></p><p>　　Flash閃速存儲器的編程：</p><p>　　AT89C2051是在擦除狀態(tài)下（也即所有單元內容均為FFH時）用2K字節(jié)內PEROM代碼存儲陣列進行封裝微控制器，其程序存儲器是可反復編程的。代碼存儲陣列依次編程一個字節(jié)，一旦陣列被編程，如需要新變成一非空（空為：FFH）字節(jié)，必須對整個存儲器陣列進行點擦除。</p&g

34、t;<p>　　AT89C2051內FLASH閃存儲器的編程和校驗如圖。</p><p>　　內部地址計數器：AT89C2051內部包含一個PEROM編程地址計數器，它總在RST上升沿來時復位到00H，并在XTAL1引腳上出現正跳變脈沖時進行加1計數。</p><p>　　編程方法：要對AT89C2051進行編程，使用以下方法。</p><p><

35、;b>　　上電次序：</b></p><p>　　在VCC和GND引腳之間加上電源。</p><p>　　設置RST和XTAL1為GND電平。</p><p>　　其它引腳置空，等待至少10Ms以上。</p><p>　　置RST引腳為高電平，置P3.2引腳為高電平。</p><p>　　對引腳P3.

36、3 、P3.4、P3.5、P3.7按下表正確組合上邏輯高“H” 或低“L”電平可對PEROM進行編程操作。</p><p><b>　　表1—4</b></p><p>　　編程和校驗方法如下：</p><p>　　4．在000H地址單元對P1.0-P1.7輸入數據代碼字節(jié)。</p><p>　　5．置RST端為+12V

37、，激活編程。</p><p>　　6．使P3.2跳變依次來編程PEROM陣列中的一字節(jié)或者加密位，寫字節(jié)周期是自身定時的，一般需時1.2ms。</p><p>　　7．當校驗已編程的數據，使RST從+12V降到邏輯電平“H”，置P3.3-P3.7引腳到正確的電平即可從P1口讀取數據。</p><p>　　8．對下一地址單元編程字節(jié)，使XTAL1引腳正脈沖跳變依次使地

38、址計數器加1，在P1口輸入新的書字節(jié)。</p><p>　　9．重復5至8，可對整個2K字節(jié)陣列全部編程，直到目標文件結束。</p><p><b>　　10．下電次序：</b></p><p>　　置XTAL1為低“L”電平</p><p>　　置RST為“L”電平</p><p>　　置空所有

39、其它I/O引腳</p><p><b>　　關閉VCC電源</b></p><p>　　數據查詢：AT89C2051具有寫周期結束的數據查詢功能，在寫周期期間，對最后寫入的字節(jié)嘗試讀降令P1.7上寫入數據的操作結束。當寫周期完成，全部輸出端的真實數據有效，同時下一個周期開始，數據查詢可在寫周期被初始化的任一時刻開始。</p><p>　　Rea

40、dy/busy:字節(jié)編程的進度通過“RDY/BSY輸出信號監(jiān)測，編程期間，P3.1引腳在P3.2變高“H”后被拉低來指“BSY”，P3.1在編程結束后被再次拉高“H”來指示“RDY”。</p><p>　　程序校驗：如果加密位LB1、LB2沒有進行編程，則代碼數據可通過校驗數據線讀取：</p><p>　　使RST從“L”變?yōu)椤癏”，復位內部的地址計數器為000H。</p>

41、<p>　　對代碼數據加上正確的控制信號即可在P1口引腳上讀取數據。</p><p>　　XTAL1引腳跳變一次使內部地址計數器加1。</p><p>　　從P1口讀取下一個代碼字節(jié)。</p><p>　　重復3到4步驟，即可將全部單元的數據讀取。</p><p>　　加密位不可直接校驗，加密位的校驗可通過對存儲器的校驗和寫入狀態(tài)來

42、驗證。</p><p>　　芯片擦除：利用控制信號的正確組合并保持P3.2引腳10ms的低電平即可將PEROM陣列（2K字節(jié)）和兩個加密位整片擦除，代碼陣列在片擦除操作中將任何非空單元寫入“1”可被再次編程之前進行。</p><p>　　讀片內簽名字節(jié)：除P3.5、P3.7必須被拉成邏輯低電平外，讀簽名字節(jié)的過程和單元000H、001H及002H的正常校驗相同，返回值意義如下：</p

43、><p>　?。?00H）=1EH聲明產品有ATMEL公司制造。</p><p>　　（001H）=21H聲明為89C2051單片機。</p><p><b>　　編程接口：</b></p><p>　　Flash閃速陣列中的每一代碼字節(jié)進行寫入且整個存儲器可在控制信號的正確組合下進行擦除，寫操作周期是自身定時的，初始化后它

44、將自動定時到操作完成。</p><p><b>　　表1—5</b></p><p>　　AT89C2051的極限參數：</p><p><b>　　圖1—3</b></p><p><b>　　外部時鐘驅動波形：</b></p><p><b&g

45、t;　　圖1—4</b></p><p>　　注：AC輸入測試期間是當電平VCC-0.5(邏輯1)</p><p>　　和0.45V（邏輯0），實時測量VIH的最小值VH</p><p><b>　　的最大值</b></p><p>　　三．語音芯片在單片機中系統(tǒng)的使用</p><p>

46、;　　1、所謂語音芯片就是在人工或者是控制器的控制下可以錄音和放音的芯片，在單片機中使用語音芯片時，需要考慮三個方面的內容，一個方面是如何使用isd系列的語音芯片，二是如何根據選擇的isd芯片設計外圍和單片機的接口電路，三是如何編寫定時控制語音芯的單片機程序。</p><p>　　功能模塊分為三個方面：</p><p>　　單片機系統(tǒng)：輸出控制信號，控制語音芯片定時播放特定的語音。<

47、/p><p>　　外圍電路：實現外圍電路的isd系列語音芯片，本電路所使用的是isd2560的芯片和單片機之間的接口電路。</p><p>　　C51程序：編寫定時一秒的程序，并在定時中斷來時間來時播放語音芯片中的內容。</p><p><b>　　器件和原理</b></p><p>　　(1).什么是語音芯片？</p

48、><p>　　語言芯片就是人工或者是控制器的控制下可以錄音和放音的芯片。比較典型的有美國的isd公司生產的isd系列語音芯片。</p><p>　　Isd系列語音芯片采用模擬數據在半導體存儲器直接存儲的技術，即將模擬語音數據直接寫入單個存儲單元，不需要經過A/D或D/A轉換，因此能夠較好地真實再現語音的自然效果，避免了一般固體語音電路因為量化和壓縮所造成的量化噪音和失真現象。另外芯片功能強大：

49、既錄即放，語音可掉電保護，10萬次的檫寫壽命，手動操作和cpu控制兼容，可多片級聯，無須開發(fā)系統(tǒng)等，確實給欲實現語音功能的單片機應用設計人員提供了單片的解決方案。</p><p>　　(2).如何選擇合適的語音芯片？</p><p>　　下面介紹比較流行的語音芯片，以及選擇語音芯片的標準。目前，市場上的語音芯片和語音板很多，從價格性能比上看，美國isd公司的ISD系列錄放芯片是比較好的，有

50、以下特點：</p><p>　　使用直接電平存儲技術，省去了A/D和D/A轉換。</p><p>　　內部集成了大容量的EEPRPOM，不再需要擴展存儲器。</p><p>　　控制簡單，控制管腳與TTL電平兼容。</p><p>　　具有集成度高，音質好，使用方便等優(yōu)點。</p><p>　　(3).ISD2560的

51、基本功能是什么？</p><p>　　本電路將選擇美國ISD公司的2560語音芯片。該芯片的引腳圖如圖所示，其基本特點和引腳的功能說明如下。</p><p>　　（a）.ISD2560系列具有抗斷電，音質好，使用方便，無需專用的語音開發(fā)系統(tǒng)的特點。</p><p>　?。╞）.片內EERPOM容量480KB，所以錄放時間長，錄放時間為90秒。</p>

52、<p>　?。╟）.有10個地址輸入端，尋址能力可達1024位。</p><p>　?。╠）.語音最多能分600段，設有OVF溢出端，便于多個器件級聯。</p><p>　　地址線：A0—A9。共有1024種組合狀態(tài)。 最前面的600個狀態(tài)作內部存儲器的尋址用，最后256個狀態(tài)作為操模式。</p><p>　　電源：VCCA、VCCD。芯片內部的模擬和數字

53、電路使用不同的電源總線。模擬和數字電源端最好分別走線。</p><p>　　地線：VSSD、VSSA。芯片內部的模擬和數字也可使用不同的地線。</p><p>　　節(jié)能控制：PD。本端拉高是芯片停止工作，進入不耗電的節(jié)能狀態(tài)，芯片發(fā)生溢出，即OVF端輸出低電平后，要將本端短暫變?yōu)楦邚臀恍酒?，才能使之再次工作?！?</p><p>　　片選：CE。本端變低后，而且PD

54、為低，允許進行錄放操作。芯片在本端的下降沿鎖存地址線和P/-R端的狀態(tài)。</p><p>　　錄放模式：P/-R。本端狀態(tài)在/CE的下降沿鎖存。高電平選擇放音，低電平選擇錄音。</p><p>　　信息結尾標志：EOM。EOM標志在錄音時由芯片自動插入到該信息的結尾。放音遇到EOM時，本端輸出低電平脈沖。芯片內部會檢查電源電壓以維護信息的完整性，當電壓低于3.5V時，本端變低，芯片只能放音

55、。 </p><p>　　溢出標志：OVF。芯片處于存儲空間末尾時本端輸出低電平脈沖表示溢出，之后本端狀態(tài)跟隨CE端的狀態(tài)，知道PD端變高。</p><p>　　麥克輸入：MIC。本端連至片內前置放大器的反向輸入。片內自動增益控制（AGC）將置增益控制在-15DB至24DB。、</p><p>　　自動增益控制：AGC。AGC動態(tài)調整前置增益以補償話筒輸入電平的寬度

56、變化，使得錄制變化很大的音量（從耳語到喧囂聲）時失真都能保持很小。</p><p>　　模擬輸出：ANA OUT。前置放大器的輸出，前置電壓增益取決于AGC端電平。</p><p>　　模擬輸入：ANA IN。本端為芯片錄音信號的輸出。對話筒輸入來說ANA OUT端應通過外接電容連至本端。</p><p>　　喇叭輸出：SP+、SP-。過對輸出端級驅動16歐以上的喇

57、叭。單端使用時必須在輸出端和喇叭間接耦合電容，而雙端輸出既不用電容又不能將功率提高至4倍。錄音和節(jié)電模式下，它們保持為低電平。</p><p>　　輔助輸入：AUX IN。當/CE和P/-R為高，放音不進行，或處于放音溢出狀態(tài)時，本端的輸入信號過內部功放驅動喇叭輸出端。當多個2560級聯時，后級的喇叭輸出通過本端連接到本級的輸出放大器。</p><p>　　外部時鐘：XCLK。本端捏部有下

58、拉元件，不用時應接地。芯片內部的采樣始終在出廠前已調節(jié)器校，誤差為+1%內。</p><p>　　地址/模式輸入：AX/MX。地址端有個作用，取決于最高兩位（MSB，即2532/2548的A7和A8，或2560/2590/25120的A8和A9）的狀態(tài)。當最高兩位中有個為零時，所有輸入均解釋為地址位，做為當前錄入操作的起始地址。地址端只做輸入，不輸出操作過程中的內部地址信息。</p><p&g

59、t;　　ISD2560封裝引腳圖如下：</p><p>　　ISD2560是ISD系列單片語音錄放集成電路的一種，是一種永久記憶型錄放語音電路，錄音時間為60秒，能重復錄放達10萬次。它采用直接電平存儲技術，省去了A/D、D/A轉換器。ISD2560集成度高，內部包括前置放大器、內部時鐘、定時器、采樣時鐘、濾波器、自動增益控制、邏輯控制、模擬收發(fā)器、解碼器、和480KB 的EERPOM等。內部EERPOM存儲單元

60、，均勻分為600行，具有600個地址單元，每個地址單元指向其中一行，每一個地址單元的地址分辨率為100MS。ISD2560控制電平與TTL電平兼容，接口簡單，使用方便。</p><p>　　ISD2560內置了若干操作模式，可用最少的外圍器件實現最多的功能。操作模式也有地址端控制；當最高位都為1時，其他地址端最高就選擇某個模式。因此操作模式和直接尋址相互排斥。操作模式可由微控制器也可有硬件實現?；倦娐吩韴D如下

61、：</p><p>　　錄音按下錄音鍵接地，是PD端、P/R端為低電平，此時啟動錄音；結束時松開按鍵，單片機有讓P/R端回到高電平，既完成一段語音的錄制。同樣的方法可錄取第二段、第三段等。值得注意的是，錄音時間不能超過預先設定的每段語音的時間。放音的操作更為簡單，按下錄音鍵接高電平，使P/D端P/R端為低電平啟動方音功能；結束時，松開按鍵，即完成一段語音的播放。</p><p>　　在控制

62、上，除去手動外，ISD器件也可以通過地址來精確定位，但它的地址不是字節(jié)地址單元，而是信息段的基本組成單位。以ISD2560為例，他內部的480KB的EERPOM均勻地規(guī)劃為600行，每個地址單元指向其中一行，有600個地址單元.</p><p>　　ISD2560/90/120P地址功能表</p><p>　　ISD2560的錄放時間是605，因此地址分辨率是100MS。ISD器件可進行多

63、段地址操作，每一段稱為一個信息段，它可以占用一行和多行存儲空間。一個地址單元最多只能作為一個獨立的段。因此ISD2560最多可分為600個信息段。這就為在單片機系統(tǒng)中使用ISD2560語音芯片提供了基本條件。</p><p>　　2.采樣單片機控制語音芯片的好處</p><p>　　ISD芯片完全可以手動，為什么還要使用單片機？我們可以從以下的兩個方面考慮實際使用中的要求。</p&g

64、t;<p>　　單片機系統(tǒng)的需要。在一些應用場合，如手機花費查詢系統(tǒng)、排隊機以及公共汽車報站器等，這些應用中需要實現自動播音，而ISD2560實現自動播音的方法，最為簡單的就是和單片機系統(tǒng)想連接。</p><p>　　簡化人工操作。通常情況下，只能使用ISD器件提供的無須知道地址的操作模式，即手動模式，這只適合于開發(fā)一些簡單的語音功能，而無法滿足復雜操作或者實時中應用的要求。為實現以上應用，最好使用

65、對地址直接操作的辦法。但在實際中，一些電路開發(fā)設計只是在基于語音信號已經寫入芯片，并且段地址已經知道的基礎上才能進行。然而，不可避免地要遇到必須將語音寫入的時候。如果手動處理，采用按錄音按鍵錄音，按停止按鍵停止，假如錄音段數特別多，就要頻繁地按上述按鍵，實在讓人疲憊不堪。此外，手動按下錄音及停止按鍵的時間也是很難掌握，這就容易產生段間空白，造成芯片空間浪費，對語音段特別多，而語句有特別短的提示，如一些單字、單詞更是浪費嚴重。不僅這樣，由

66、于斷句中空白時間過長，合成方音時出現語音不連貫。</p><p>　　正是由于上述原因，需要將單片機系統(tǒng)和語音芯片聯系起來，形成一個智能化的語音播放系統(tǒng)。單片機需要完成以下兩個功能：</p><p>　　通過ISD2560芯片，錄制一段語音信息</p><p>　　利用單片機定時10秒，循環(huán)播放一段錄制的語音</p><p><b>

67、;　　3.電路設計</b></p><p>　　本電路采用的主要器件是ISD2560語音芯片和單片機，具體接口電路如下：</p><p>　　電路原理和器件的選擇</p><p>　　下面是相關的、關鍵部分的器件名稱及起在電路中的功能</p><p>　　AT89C2051：主要通過對ISD2560的設置，完成對語音播放過程的控制

68、。系統(tǒng)采用的微控制器是ATMEL公司生產的低電壓、高性能8位CMOS單片機AT89C2051，由于它將8位CPU和閃速存儲器組合在單個芯片中，為很多嵌入式控制應用系統(tǒng)提供了一個高度靈活且價格低廉的解決方案。AT89C2051帶有2K字節(jié)可編程的Flash Memory、128字節(jié)RAM、15根I/O線、2個16位定時/計數器、1個全雙向的串口、1個精密比較器。其與工業(yè)標準MCS-51的指令集和引腳結構完全兼容。</p>&

69、lt;p>　　該單片機的P1口是一個雙向I/O口，其中P1.2~P1.7口內部提供了上拉電阻，P1.0、P1.1需外部上拉。P1.0、 P1.1同時也是片內精密比較器的正輸入端（AIN0）和負輸入端（AIN1）。P3口是7個帶有內部上拉電阻的雙向口（P3.6除外，其為片內比較器的輸出腳，而不能作為普通的I/O口使用）。</p><p>　　ISD2560：語音芯片，在單片機的控制下實現語音的定時播放，并且可

70、以通過按鍵實現錄音功能。</p><p>　　SPEAKER：ISD2560語音芯片外接的揚聲器。</p><p>　　MIC：ISD2560語音芯片外接麥克風。</p><p>　　D0—D9：單片機和ISD2560語音芯片的地址連接，通過對D8、D9的設置，單片機可以控制芯片的工作方式。、</p><p>　　PD：節(jié)電控制，和單片機的P

71、3.2口相連，單片機可以控制芯片的開關。</p><p>　　CE：片選，和單片機的p3.3口項鏈，單片機可以選中芯片。</p><p>　　P/R：錄放模式，和單片機的p3.0口相連，單片機可以控制芯片處于錄音或放音的工作狀態(tài)。</p><p>　　EOM：信息結尾標志，和單片機的p3.1口相連，EOM標志在錄音時有芯片自動插入到該信息的結尾。</p>

72、<p><b>　　C．功能簡介</b></p><p>　　錄音時，按下錄音鍵，單片機通過D端口線設置語音段的起始地址，再使PD端、P/R端為低電平啟動錄音；結束時，松開按鍵，單片機有讓P/R端回到高電平，即完成一段語音的錄制。同樣的方法可以錄取第二段、第三段等。值得注意的是，錄音時間不能超過預先設定的每段語音的時間。</p><p>　　放音時，根據

73、需播放的語音內容，找到相應的語音段起始地址，并通過口線送出。</p><p>　　P/R端設為低電平，并讓/CE端產生一負脈沖啟動放音，這時單片機只需要等待ISD2560</p><p>　　信息結束信號。信號為一負脈沖，在負脈沖的上升沿，該段語音才播放結束，所以單片機必</p><p>　　須要檢測到的上升沿才能播放第二段，否則播放的語音就不連續(xù)。ISD2560與

74、單片AT89C2051的接口電路以及外圍電路如圖 </p><p>　　所示。單片機的P1口、P3.4和 P3.5分別與ISD2560的地址線相連，用以設置語音段的起始地址。P3.0~P3.3用以控制錄放音狀態(tài)。P3.7連接一按鍵，供錄音時使用。由TL7705構成可靠復位及電源監(jiān)視電路。</p><p>　　ISD2560雖然提供了地址輸入線，但它的內部信息段的地址卻無法讀出。本系統(tǒng)采用

75、單片機來控制，不需讀出信息地址，而直接設置信息段起始地址。其實現方式有兩種：一是由于ISD2560的地址分辨率為100 ms，所以可用單片機內部定時器定時100 ms，然后再利用一計數器對單片機定時次數進行計數，則計數器的計數值為語音段所占用的地址單元。該方式能充分利用ISD2560內部的E2PROM，在字段較多時可利用該方法。二是語音字段如果較少，則可根據每一字段的內容多少，直接分配地址單元。一般按每1 s說3個字計算，60 s可說1

76、80個字，再根據ISD2560的地址分辨率為100 ms，即可計算出語音段所需的地址單元數。本電路采用第二種方式。</p><p><b>　　2.程序設計</b></p><p>　　錄音源程序： </p><p><b>　　致 謝</b></p><p>　　在兩個多月的課題研究及論

77、文撰寫過程中，我非常感謝我的導師—zz老師。無論是在課題立項還是在課題的研究階段，zz老師都給了我很大的幫助。在畢業(yè)設計的這段時間中，zz老師不僅使我在學業(yè)上有了很大的提高，而且言傳身教，使我學到了作為一名大學生所應具備的那種踏實勤懇、一絲不茍、認真求實的優(yōu)良品質和學習作風。在我進行課題內容的研究中，從技術上給予了我極大的幫助和支持，而且在論文的最后評閱過程中，也給我提出了非常有價值的意見，使我獲益極深。衷心地謝謝您，張老師！</

78、p><p>　　同時，我還要感謝電子實驗室的楊旭楊老師，無論是從資料上，還是從經驗和技</p><p>　　術上都提供了極大的幫助。并一直堅持向我提供最新技術資料，使畢業(yè)設計得以</p><p>　　最后完成。最后，對所有在這三年年里的學習和生活中，給予我各種關心我</p><p>　　幫助的人們，我僅表達我最衷心的謝意！謝謝你們！</p&

79、gt;<p><b>　　參 考 文 獻</b></p><p>　　1 余永權. ATMEL89系列單片機應用技術[M]. 北京：北京航空航天大學出版社.</p><p>　　2002 數碼語音芯片、產品及應用電路資料匯編[M]. </p><p>　　3 劉欣，等. IDS語音器件分段地址的獲取[J]. 電子技術應用，1

80、999（10）</p><p>　　4 求是科技.單片機模塊設計實例導航.人民郵電出版社</p><p>　　5 《MCS-51單片機接口技術與運用》李華 北京航天航空大學出版社</p><p>　　6 《單片機接口技術與運用》胡漢才 清華大學出版社</p><p>　　7 周航慈. 單片機應用程序設計技術（修訂版）[M]. 北京

81、：北京：北京航空航天大學出版社，2002.47</p><p>　　8 《單片微型機原理`應用與實驗，第三版》張友德 等編 復旦大學出版社</p><p>　　AT89C52資料：</p><p><b>　　Features</b></p><p>　　· Compatible with MCS-51TM

82、Products</p><p>　　· 8 Kbytes of In-System Reprogrammable Flash Memory</p><p>　　Endurance: 1,000 Write/Erase Cycles</p><p>　　· Fully Static Operation: 0 Hz to 24 MHz</p&

83、gt;<p>　　· Three-Level Program Memory Lock</p><p>　　· 256 x 8-Bit Internal RAM</p><p>　　· 32 Programmable I/O Lines</p><p>　　· Three 16-Bit Timer/Counters

84、</p><p>　　· Eight Interrupt Sources</p><p>　　· Programmable Serial Channel</p><p>　　· Low Power Idle and Power Down Modes</p><p>　　Description</p>

85、<p>　　The AT89C52 is a low-power, high-performance CMOS 8-bit microcomputer with 8 Kbytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel’s high density nonvolati

86、le memory technology and is compatible with the industry standard 80C51 and 80C52 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memo

87、ry programmer. By combining a versatile 8-bit CPU with Flash on a monoli</p><p>　　Description (Continued)</p><p>　　designed with static logic for operation down to zero frequency and supports tw

88、o software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but free

89、zes the oscillator, disabling all other chip functions until the next hardware reset.</p><p>　　Pin Description</p><p><b>　　VCC</b></p><p>　　Supply voltage.</p>&l

90、t;p><b>　　GND</b></p><p><b>　　Ground.</b></p><p><b>　　Port 0</b></p><p>　　Port 0 is an 8-bit open drain bidirectional I/O port. As an output po

91、rt, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.</p><p>　　Port 0 can also be configured to be the multiplexed low-order address/data

92、bus during accesses to external program and data memory. In this mode, P0 has internal pullups. Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. Externa

93、l pullups are required during program verification.</p><p><b>　　Port 1</b></p><p>　　Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sin

94、k/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL)

95、because of the internal pullups. In addition, P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2E</p><p>　　Port 1 also rec

96、eives the low-order address bytes during Flashprogramming and program verification.</p><p>　　port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TT

97、L inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL) because of the i

98、nternal pullups. Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addr</p><p>　　signals during Flash programmin

99、g and verification.</p><p><b>　　Port 3</b></p><p>　　Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1

100、s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups. Port 3 a

101、lso serves the functions of various special features of the AT89C51, as shown in the following table.</p><p>　　Port 3 also receives some control signals for Flash programming and programming verification.<

102、;/p><p><b>　　RST</b></p><p>　　Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.</p><p><b>　　ALE/PROG</b>

103、</p><p>　　Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.</p&

104、gt;<p>　　In normal operation, ALE is emitted at a constant rate of 1/6</p><p>　　the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is

105、skipped during each access to external data memory. If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the p

106、in is weakly pulled high. Setting the ALE-disable bit has no effect if the microcrontroller is in external execution mode.</p><p><b>　　PSEN</b></p><p>　　Program Store Enable is the r

107、ead strobe to external program memory. When the AT89C52 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to exter

108、nal data memory.</p><p>　　Pin Description (Continued)</p><p><b>　　EA/VPP</b></p><p>　　External Access Enable. EA must be strapped to GND in order to enable the device to

109、 fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset. EA should be strapped to VCC for internal program

110、 executions. This pin also receives the 12-volt programming enable voltage (VPP) during Flash programming when 12-volt programming is selected.</p><p><b>　　XTAL1</b></p><p>　　Input t

111、o the inverting oscillator amplifier and input to the internal clock operating circuit.</p><p><b>　　XTAL2</b></p><p>　　Output from the inverting oscillator amplifier.</p><

112、p>　　Special Function Registers</p><p>　　A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1. Note that not all of the addresses are occupied, and unoccupi

113、ed addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect. User software should not write 1s to these unlis