2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩11頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、<p>  課題: 基于微處理器的函數(shù)信號發(fā)生器的設計 </p><p><b>  實驗目的</b></p><p>  本課程設計目的是制作基于微處理器的函數(shù)信號發(fā)生器,將學過的微處理器硬件和軟件知識,以及電子線路知識進行綜合應用,形成一個能實際運行的電子作品。</p><p><b>  實驗內(nèi)容與要求</b

2、></p><p>  本課程設計制作的函數(shù)信號發(fā)生器,應輸出多種標準波形,如方波、鋸齒波、三角波和正弦波等,輸出信號的波形的頻率、幅度應可調(diào),用示波器觀察,波形應光滑、周期應與設計的頻率相一致。</p><p><b>  實驗器件</b></p><p>  本系統(tǒng)的微處理器芯片采用ATMEL公司的AT89C51芯片,芯片的引腳定義、

3、指令系統(tǒng)與MCS-51系列微處理器相似;放大器采用LM358,數(shù)模轉(zhuǎn)換器采用DAC 0832。具體見圖:</p><p>  基于微處理器的函數(shù)信號發(fā)生器的設計</p><p><b>  器件清單</b></p><p>  DAC0832介紹:1.D/A轉(zhuǎn)換器DAC0832的結(jié)構(gòu)特點</p><p>  圖1是集成D

4、/A轉(zhuǎn)換芯片DAC0832(及DAC0830和DAC0831)的內(nèi)部結(jié)構(gòu)圖。圖2是其引腳圖。其內(nèi)部包括一個8位輸入寄存器、一個8位DAC寄存器、一個8位D/A變換器和有關控制邏輯電路組成。其中的8位D/A變換器是R-2R T形電阻網(wǎng)絡式的。這種D/A變換器在改變基準電壓VREF的極性后輸出極性也改變。所有輸入均與TTL電平兼容。</p><p>  圖1和圖2中,D7-D0是數(shù)據(jù)量輸入腳,D7是最高位(MSB),

5、D0是最低位(LSB)。VREF是基準電壓接線腳。VREF可為正(例+5伏)也可為負(例-5伏)。Vcc接供電電壓。Iout1和Iout2是電流輸出腳。LE1和LE2分別為兩個寄存器的鎖存端。當LE1=1時,8位DAC寄存數(shù)據(jù)輸入,當LE2=0時,數(shù)據(jù)鎖存。</p><p>  當ILE =1,CS= WR=0時,LE1=1,8位輸入寄存器的數(shù)據(jù)輸入;當ILE=0或CS和WR1之一為1(或兩者均為1)時,LE1=

6、0,數(shù)據(jù)鎖存。</p><p>  當WR2=XFER=0時,8位DAC寄存器數(shù)據(jù)輸入,當WR2與XFEE中有一個或兩者均為1時,LE2=0,數(shù)據(jù)鎖存。</p><p>  8位D/A變換器不斷地進行D/A轉(zhuǎn)換,其輸出一直對應于8位D/A寄存器輸出的當時值,當8位DAC寄存器的輸出改變時,8位D/A變換器的輸出也隨之改變。因此,為了保證8位D/A變換器的輸出對應于某一定時刻的D7-D0。在

7、8位D/A變換器之前必須有寄存器,這就是圖中的8位DAC寄存器。在這里,寄存器起了零階保持器的作用。另外,寄存器也起了緩沖作用。</p><p>  在使用時,可以采用雙緩沖方式(利用兩個寄存器),也可以采用單緩沖方式(只用一級鎖存,另一級直通),還可以采用直通方式。DAC0832只需一組供電電源,其值可在+5V-+15V范圍內(nèi)。</p><p>  DAC0832的基準電壓VREF =-

8、10V~+10V,因而可以通過改變VREF的符號來改變輸出極性。</p><p>  DAC0832的單極性輸出</p><p>  圖3是DAC0832在單片機8031(或8098)的控制下實現(xiàn)模擬量單極性輸出的電路。圖中括弧內(nèi)對應于8098單片機。</p><p><b>  圖3</b></p><p>  圖3中

9、,由地址鎖存器74LS373把低8位地址從地址/數(shù)據(jù)總線P0口(對8031單片機)分離出來并鎖存。由地址譯碼器對地址譯碼,產(chǎn)生片選信號送到DAC0832的CS端和XFER。在單片機執(zhí)行一條輸出指令時,立即在XFER,CS出現(xiàn)一個負脈沖并把8位數(shù)據(jù)從P0口輸出。脈沖為低電平期間,把8位數(shù)據(jù)送到DAC0832的"8位輸入寄存器"和"8位DAC寄存器",并到達"8位D/A變換器"開始

10、D/A變換。當脈沖上升沿之后,數(shù)據(jù)被鎖存在"8位輸入寄存器"和"8位DAC寄存器"。因而輸出指令執(zhí)行完之后,P0口或P3口上數(shù)據(jù)的變化不會改變D/A變換結(jié)果。設要把其值為DATA的數(shù)字量經(jīng)過圖3中的DAC0832變?yōu)閱螛O性模擬量輸出,DAC0832的地址為ADRESS,則啟動D/A轉(zhuǎn)換程序如下:'</p><p>  8031程序

11、 8098程序</p><p>  MOV DPTR,#ADRESS AD AX,#ADRESS E</p><p>  MOV A,#DATA LDB BH,#DATA E</p><p>  MOVX @DPTR,A STB BH,〔AX〕E</

12、p><p>  一般,在此電路正式使用以前,先要進行調(diào)整,包括調(diào)整零點和增益。先調(diào)零點,后調(diào)增益,步驟如下:</p><p>  1)調(diào)整零點:給DAC0832送一個很小的數(shù)字量,例如D=01H。置Rn=0,調(diào)電位器W使Vout與理論值(與01H對應)相差不大于土LSB/10。這里1LSB=VEFF/256,設VREF=5V,則lLSB=5V/256=19.53mV。D=O1H對應的輸出為19

13、.53mV。因此應把Vout調(diào)整在19.53mV士19.53mV范圍內(nèi)。-</p><p>  2)調(diào)整增益,把較大的數(shù)字量送到DAC0832,例如D=FFH,調(diào)整與Rfb并聯(lián)和串聯(lián)的可變電阻Rm和Rn,使Vout與理論值之差小于LSB/10。設VREF=5V,則與FEH</p><p>  對應的理論值為-FFH VRF/256=-255×5/256=-4980.47mV,那么

14、應調(diào)整到Vout為-4980.47mV士1.95mV。.</p><p>  與Rfb串聯(lián)和并聯(lián)的可調(diào)電阻越大,增益越大。一般情況下不需調(diào)增益,此時可去掉Rm,令Rn為零。</p><p>  在圖3中,因為引腳VREF接+5V,所以輸出Vout<0。如果把引腳VREF接負電源,則Vout便為正。</p><p><b>  軟件設計流程圖</

15、b></p><p><b>  主程序流程圖:</b></p><p>  幅值頻率設定子程序流程圖:</p><p><b>  顯示子程序流程圖:</b></p><p><b>  中斷子程序流程圖:</b></p><p><b&g

16、t;  原理圖</b></p><p><b>  程序</b></p><p><b>  ORG 0000H</b></p><p><b>  AJMP MAIN</b></p><p><b>  ORG 0050H</b></p

17、><p>  MAIN: MOV A,P1</p><p>  CJNE A,#00H,LOOP</p><p>  AJMP JUCHI</p><p>  LOOP:CJNE A,#01H,LOOP1</p><p>  AJMP SANJIAO</p><p>  LOOP1:CJNE A,#

18、02H,LOOP2</p><p>  AJMP JUXING</p><p>  LOOP2:AJMP SIN</p><p>  JUCHI:INC P0</p><p>  ACALLDELAY</p><p><b>  MOV A,P0</b></p><p>

19、  CJNE A,#0FFH,JUCHI</p><p>  MOV P0,#00H</p><p><b>  AJMP MAIN</b></p><p>  SANJIAO:INC P0</p><p>  ACALL DELAY</p><p><b>  MOV A,P0<

20、/b></p><p>  CJNE A,#0FFH,SANJIAO</p><p>  SAN:DEC P0</p><p><b>  MOV A,P0</b></p><p>  ACALL DELAY</p><p>  CJNE A,#00H,SAN</p><

21、;p><b>  AJMP MAIN</b></p><p>  JUXING: MOV P0,#0FFH</p><p>  ACALL DELAY</p><p>  MOV P0,#00H</p><p>  ACALL DELAY</p><p><b>  AJMP M

22、AIN</b></p><p>  SIN: MOV DPTR,#TAB</p><p>  MOV A,#00H</p><p>  MOVC A,@A+DPTR</p><p><b>  MOV P0,A</b></p><p><b>  INC DPTR<

23、/b></p><p><b>  INC R1</b></p><p>  ACALL DELAY</p><p>  CJNE R1,#01AH,SIN</p><p><b>  AJMP MAIN</b></p><p>  TAB: DB 80H,83H,8

24、6H,89H,8dH,90H,93H,96H,99H,9cH,9fH,0a2H</p><p>  DB 0a5H,0a8H,0abH,0aeH,0b1H,0b4H,0b7H,0baH,0bcH,0bfH,0c2H,0c5H</p><p>  DELAY:MOV R6,#00H</p><p>  //DELAY1:MOV R7,#00H</p>&

25、lt;p>  DELAY2:MOV R5,#0FH</p><p><b>  DJNZ R5,$</b></p><p>  // DJNZ R7,DELAY2</p><p>  DJNZ R6,DELAY2</p><p><b>  RET</b></p><p

26、>  //LOOP3: MOV 69,#00H</p><p><b>  END</b></p><p><b>  課程設計體會</b></p><p>  經(jīng)過近這個月的鍛煉和學習我們學到了許多書本上沒有的知識,從方案的論證、課題的選擇、電路原理,到程序的編寫,一步步,我們收獲很大。在設計中,我們力求硬件電路簡

27、單,充分發(fā)揮軟件靈活方面的特點,滿足系統(tǒng)設計要求。這中間,我們也遇到了許多困難,在老師的幫助下,一個個也都戰(zhàn)勝了。由于我們這個團隊接觸單片機時間還不長,有很多東西我們還沒有學好,學'精,所以,設計的方案可能不是最好的,但我們已經(jīng)盡到我們最大努力來完成此次作品,希望取得好的結(jié)果,能學到更加多得知識。所以,在以后的學習中,我們要更加努力,才能處于不敗之地。在此,要感謝我們的指導老師,給我們進行了很多的輔導,不僅在技術上給了我很大幫助

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論