2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩21頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、<p>  課 程 設(shè) 計(jì) 說(shuō) 明 書(shū)</p><p>  題目: 洗衣機(jī) </p><p>  學(xué)院(系): 電氣工程學(xué)院 </p><p>  年級(jí)專業(yè): </p><p>  學(xué) 號(hào): </p><p>  學(xué)生姓名:

2、</p><p>  指導(dǎo)教師: </p><p>  教師職稱: 實(shí)驗(yàn)師 </p><p>  課程設(shè)計(jì)(論文)任務(wù)書(shū)</p><p>  院(系):電氣工程學(xué)院 基層教學(xué)單位:電子實(shí)驗(yàn)中心 </p><p>  說(shuō)明:此表一式四份,學(xué)生、指

3、導(dǎo)教師、基層教學(xué)單位、系部各一份</p><p><b>  年 月 日</b></p><p><b>  目 錄</b></p><p>  第1章 摘要…………………………………………………………………………………1</p><p>  第2章 設(shè)計(jì)方案……………………………

4、………………………………………………2 </p><p>  第3章 Verilog HDL源程序………………………………………………………………3</p><p>  第4章 源程序各部分波形仿真圖…………………………………………………………5</p><p>  第5章 管腳鎖定及硬件連線 ……………………………………………………………14</p&g

5、t;<p>  第6章 結(jié)論 ………………………………………………………………………………16</p><p>  參考文獻(xiàn) ……………………………………………………………………………………18</p><p><b>  前 言</b></p><p>  面對(duì)當(dāng)今飛速發(fā)展的電子產(chǎn)品市場(chǎng),電子設(shè)計(jì)人員需要更加實(shí)用、快捷的E

6、DA工具,實(shí)用統(tǒng)一的集成設(shè)計(jì)環(huán)境,改變傳統(tǒng)設(shè)計(jì)思路,即優(yōu)先考慮具體物理實(shí)現(xiàn)方式,而將精力集中到設(shè)計(jì)構(gòu)思、方案比較和尋找最優(yōu)化設(shè)計(jì)等方面,以最快的速度開(kāi)發(fā)出性能優(yōu)良、質(zhì)量一流的電子產(chǎn)品。今天的EDA工具將向著功能強(qiáng)大、簡(jiǎn)單易學(xué)、使用方便的方向發(fā)展。</p><p>  此次課程設(shè)計(jì)的題目洗衣機(jī),本任務(wù)書(shū),首先概括介紹了EDA技術(shù)、VerilogHDL硬件描述語(yǔ)言,根據(jù)任務(wù)書(shū)對(duì)本課題整體思路進(jìn)行了介紹,然后分別介紹了

7、主程序各部分的功能,并繪制波形仿真,再次給出實(shí)現(xiàn)本任務(wù)書(shū)所要求的功能及其附加功能的源程序以及波形仿真圖,最后進(jìn)行管腳鎖定和外部硬件連線并下箱實(shí)現(xiàn)了所有功能。在本次課程設(shè)計(jì)過(guò)程中源程序編譯及硬件連接過(guò)程中都遇到了很多困難,在老師的耐心指導(dǎo)下完成了本次課程設(shè)計(jì)。再次特別感謝老師的指導(dǎo)。第一章 摘 要</p><p>  數(shù)字電路主要是基于兩個(gè)信號(hào)(我們可以簡(jiǎn)單的說(shuō)是有電壓和無(wú)電壓),用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)

8、運(yùn)算和邏輯運(yùn)算的電路我們稱之為數(shù)字電路,它具有邏輯運(yùn)算和邏輯處理等功能,數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。</p><p><b>  1. EDA介紹</b></p><p>  EDA技術(shù),就是以大規(guī)??删幊踢壿嬈骷樵O(shè)計(jì)載體,以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式,以計(jì)算機(jī)、大規(guī)模可編程邏輯器件的可開(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具,通過(guò)有關(guān)的開(kāi)發(fā)軟件

9、,自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真,直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作,最終形成集成電子系統(tǒng)或?qū)S眉尚酒囊婚T新技術(shù)。</p><p>  利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì),具有以下幾個(gè)特點(diǎn):(1)用軟件的方式設(shè)計(jì)硬件;(2)用軟件的方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的;(3)設(shè)計(jì)過(guò)

10、程中可用有關(guān)的軟件進(jìn)行仿真;(4)系統(tǒng)現(xiàn)場(chǎng)可編程,在線升級(jí);(5)整個(gè)系統(tǒng)可集成在一個(gè)芯片上,體積小,功耗低,可靠性高。因此,EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。</p><p>  2.Verilog HDL</p><p>  Verilog HDL 是目前應(yīng)用最廣泛的硬件描述語(yǔ)言之一,被IEEE采納為IEEE STD1364-1995(也成為Verilog-1995)和IEEE ST

11、D.1364-2001(也成為Verilog-HDL)可以進(jìn)行算法級(jí)(Algorithm)、寄存器傳輸級(jí)(RTL)、邏輯級(jí)(Logic)、門級(jí)(Gate)和版圖級(jí)(Layout)等各個(gè)層次的電路設(shè)計(jì)和描述。采用Verilog HDL 進(jìn)行電路設(shè)計(jì)于工藝設(shè)計(jì)無(wú)關(guān),這使得設(shè)計(jì)者在進(jìn)行電路設(shè)計(jì)時(shí)可以不必過(guò)多的考慮工藝實(shí)現(xiàn)的具體細(xì)節(jié),設(shè)計(jì)者只需要利用計(jì)算機(jī)的強(qiáng)大功能,在EDA工具的支持下,通過(guò)Verilog HDL的描述,完成數(shù)字電路和系統(tǒng)的設(shè)

12、計(jì)即可,從而提高了設(shè)計(jì)效率,降低了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。</p><p>  作為硬件描述語(yǔ)言,Verilog HDL具有如下特點(diǎn):</p><p>  能夠在不同的抽象層次上,如系統(tǒng)級(jí)、行為級(jí)、RTL級(jí)、門級(jí)和開(kāi)關(guān)級(jí),對(duì)設(shè)計(jì)系統(tǒng)進(jìn)行精確而簡(jiǎn)練的描述。</p><p> ?。?)能夠在每個(gè)抽象層次的描述上對(duì)設(shè)計(jì)進(jìn)行仿真驗(yàn)證,及時(shí)發(fā)現(xiàn)及時(shí)發(fā)現(xiàn)可能存在的錯(cuò)誤,縮短設(shè)計(jì)周期,

13、并保存整個(gè)設(shè)計(jì)過(guò)程的正確性。</p><p>  (3)由于代碼描述與工藝過(guò)程實(shí)現(xiàn)無(wú)關(guān),便于設(shè)計(jì)標(biāo)準(zhǔn)化,提高設(shè)計(jì)的可重用性。如國(guó)有C語(yǔ)言的編程基礎(chǔ)經(jīng)驗(yàn),只需很短的時(shí)間就能學(xué)會(huì)和掌握Verilog HDL,因此,Verilog HDL可以作為學(xué)習(xí)HDL設(shè)計(jì)方法的入門和基礎(chǔ)。</p><p><b>  第二章 設(shè)計(jì)方案</b></p><p>&

14、lt;b>  2.1任務(wù)分析</b></p><p>  由任務(wù)書(shū)可知要求如下:</p><p>  洗衣機(jī)工作時(shí)間可在1-15分鐘內(nèi)隨時(shí)可任意設(shè)定(整分鐘數(shù));規(guī)定洗衣機(jī)運(yùn)行規(guī)律為正轉(zhuǎn)20s、停10s、反轉(zhuǎn)20s、停10s、再正轉(zhuǎn)20s,如此反復(fù);用兩個(gè)數(shù)碼管顯示洗衣機(jī)剩余工作時(shí)間,每當(dāng)電機(jī)運(yùn)行1分鐘,顯示器自動(dòng)減1,直到為0時(shí),電機(jī)停止運(yùn)轉(zhuǎn)并有蜂鳴器發(fā)聲提示。<

15、/p><p>  通過(guò)設(shè)計(jì)可以達(dá)到以下功能:</p><p>  1、洗衣機(jī)正轉(zhuǎn)20s時(shí)雙色點(diǎn)陣顯示“Z”,同時(shí)紅色信號(hào)指示燈L1亮燈。反轉(zhuǎn)20s時(shí)雙色點(diǎn)陣顯示“F”,同時(shí)紅色信號(hào)指示燈L2亮燈。</p><p>  2、兩位動(dòng)態(tài)數(shù)碼管顯示剩余分鐘數(shù),每一分鐘減小一。</p><p>  3、當(dāng)工作停止時(shí),動(dòng)態(tài)數(shù)碼管顯示“00”同時(shí)蜂鳴器響。&l

16、t;/p><p><b>  2.2設(shè)計(jì)思路</b></p><p>  六十進(jìn)制加計(jì)數(shù)器根據(jù)任務(wù)可以知道由于每整數(shù)分鐘后要減少一,所以需要一個(gè)六十進(jìn)制計(jì)數(shù)器,使每六十秒產(chǎn)生一個(gè)進(jìn)位信號(hào),為整數(shù)分鐘提供減數(shù)信號(hào)。</p><p>  十五進(jìn)制減法計(jì)數(shù)器,完成十五分鐘任意置數(shù)后的計(jì)時(shí)顯示剩余工作時(shí)間。當(dāng)記時(shí)為0是,fengming=1是蜂鳴器響。&l

17、t;/p><p>  動(dòng)態(tài)數(shù)碼管部分采用ss作為位選信號(hào),有clk1高頻循環(huán),由于發(fā)光二極管的余輝效應(yīng)以及人眼的視覺(jué)暫留現(xiàn)象,會(huì)觀察到兩位數(shù)碼管同時(shí)顯示。</p><p>  八進(jìn)制加法計(jì)數(shù)器部分用來(lái)完成雙色點(diǎn)陣的行與列的高頻掃描,同樣利用發(fā)光二極管的余輝效應(yīng)以及人眼的視覺(jué)暫留現(xiàn)象,會(huì)在雙色點(diǎn)陣上看到一定的圖形。</p><p>  雙色點(diǎn)陣部分具有當(dāng)行是低電平而對(duì)應(yīng)的

18、列是高電平時(shí)該點(diǎn)亮光的特性,因此分別另每行對(duì)應(yīng)低電平時(shí)需要點(diǎn)亮的列是高電平,高頻循環(huán)后,就會(huì)得到需要的圖形。</p><p>  第三章 Verilog HDL設(shè)計(jì)源程序</p><p>  module xiyijibiancheng(CLK,shiwei,gewei,forward,fengming,back,LDN,CLK1,G,SS,ROW,GA);</p><

19、p>  input CLK,CLK1,LDN;</p><p>  input[3:0]shiwei,gewei;</p><p>  output forward,back,SS,fengming;</p><p>  output[6:0]G;</p><p>  output[7:0]ROW,GA;</p><

20、p><b>  reg L;</b></p><p>  reg[2:0] W;</p><p>  reg[3:0]OUT;</p><p>  reg[6:0]G;</p><p>  reg[7:0]ROW,GA; </p><p>  reg[3:0]QQ_TEMP,C,Q,C_

21、TEMP;</p><p>  reg forward,back,RD,CC_TEMP,cp,SS,B_TEMP,fengming;</p><p>  reg[1:0]dianzhen;</p><p>  reg[5:0]Q_TEMP;</p><p>  always@(posedge CLK) //六十進(jìn)制加法計(jì)數(shù)器</p&

22、gt;<p>  begin if(LDN)</p><p>  if (shiwei!='b0000||gewei!='b0000)</p><p>  begin if (RD==1) </p><p>  if (Q_TEMP<6'b111100)Q_TEMP=Q_TEMP+1; </p><

23、p>  else Q_TEMP=0;</p><p>  else Q_TEMP=0; </p><p><b>  end</b></p><p>  else Q_TEMP=0;</p><p><b>  end </b></p><p>

24、  always@(posedge CLK) //定義正反轉(zhuǎn)部分</p><p>  begin if(LDN==1)</p><p>  if(QQ_TEMP!=0||C_TEMP!=0)</p><p><b>  begin </b></p><p>  if(Q_TEMP>=6'b000000&a

25、mp;&Q_TEMP<6'b010101)begin forward=1;dianzhen='b11;back=0;end</p><p>  else if(Q_TEMP>6'b011110&&Q_TEMP<6'b110011)begin forward=0;back=1;dianzhen='b00;end</p>

26、<p>  else if (Q_TEMP>=6'b010101&&Q_TEMP<=6'b011110)begin forward=0;back=0;dianzhen='b01;end</p><p>  else if (Q_TEMP>=6'b110011&&Q_TEMP<=6'b111100)begin

27、 forward=0;back=0;dianzhen='b01;end </p><p>  if(Q_TEMP==6'b111100) cp=1;</p><p>  else cp=0;</p><p><b>  end</b></p><p>  else begin forward=0;back

28、=0;cp=0;dianzhen='b01;fengming=1;end</p><p>  else begin forward=0;back=0;cp=0;dianzhen='b01;fengming=0;end</p><p><b>  end</b></p><p>  always@( posedge CLK) &

29、lt;/p><p>  begin //置數(shù)部分</p><p>  if (LDN==0)</p><p><b>  begin</b></p><p>  QQ_TEMP=gewei;</p><p>  C_TEMP=shiwei;</p><p>  Q=QQ_TE

30、MP; </p><p>  C=C_TEMP; </p><p><b>  end </b></p><p><b>  else </b></p><p>  begin RD=1; //十五進(jìn)制計(jì)數(shù)器部分</p><p><b>  if(cp=

31、=1)</b></p><p>  if((QQ_TEMP||C_TEMP))</p><p><b>  begin</b></p><p>  if(QQ_TEMP>4'b0000) QQ_TEMP=QQ_TEMP-1;</p><p>  else if(QQ_TEMP==4'b

32、0000)</p><p><b>  begin</b></p><p>  QQ_TEMP=QQ_TEMP+4'b1001;</p><p>  C_TEMP=C_TEMP-1;</p><p><b>  end</b></p><p>  Q=QQ_TEMP;

33、 </p><p><b>  C=C_TEMP;</b></p><p><b>  end</b></p><p><b>  end</b></p><p><b>  end</b></p><p>  always@

34、(posedge CLK1) //八進(jìn)制計(jì)數(shù)器部分</p><p><b>  begin</b></p><p>  if(W=='b111)</p><p><b>  W=0;</b></p><p>  else W=W+1;</p><p><b&g

35、t;  end </b></p><p>  always@(W) //雙色點(diǎn)陣部分</p><p><b>  begin</b></p><p>  if(dianzhen=='b11&&LDN==1&&forward==1&&back==0)</p>&l

36、t;p><b>  begin</b></p><p><b>  case(W)</b></p><p>  0:begin ROW='b01111111;GA='b11111111;end</p><p>  1:begin ROW='b10111111;GA='b00000010

37、;end</p><p>  2:begin ROW='b11011111;GA='b00000100;end</p><p>  3:begin ROW='b11101111;GA='b00001000;end</p><p>  4:begin ROW='b11110111;GA='b00010000;end<

38、;/p><p>  5:begin ROW='b11111011;GA='b00100000;end</p><p>  6:begin ROW='b11111101;GA='b01000000;end</p><p>  7:begin ROW='b11111110;GA='b11111111;end</p>

39、<p><b>  endcase</b></p><p><b>  end</b></p><p>  if(forward==0&&back==0&&LDN==1&&dianzhen=='b01)</p><p><b>  begin&

40、lt;/b></p><p>  ROW='b11111111;GA='b00000000;</p><p><b>  end</b></p><p>  if(dianzhen=='b00&&LDN==1&&back==1&&forward==0)</p&g

41、t;<p><b>  begin</b></p><p><b>  case(W)</b></p><p>  0:begin ROW='b01111111;GA='b11111111;end</p><p>  1:begin ROW='b10111111;GA='b10

42、000000;end</p><p>  2:begin ROW='b11011111;GA='b10000000;end</p><p>  3:begin ROW='b11101111;GA='b11111110;end</p><p>  4:begin ROW='b11110111;GA='b10000000;

43、end</p><p>  5:begin ROW='b11111011;GA='b10000000;end</p><p>  6:begin ROW='b11111101;GA='b10000000;end</p><p>  7:begin ROW='b11111110;GA='b10000000;end<

44、/p><p><b>  endcase</b></p><p><b>  end</b></p><p><b>  end</b></p><p>  always@(posedge CLK1) //動(dòng)態(tài)數(shù)碼位選信號(hào)部分</p><p><b&

45、gt;  begin</b></p><p>  if(B_TEMP<'b1) B_TEMP=B_TEMP+1;</p><p>  else begin B_TEMP='b0;end</p><p>  SS=B_TEMP;</p><p><b>  end</b></p&

46、gt;<p>  always@(posedge CLK1)</p><p><b>  begin</b></p><p><b>  case(SS)</b></p><p>  'b0:OUT=QQ_TEMP;</p><p>  'b1:OUT=C_TEMP;&

47、lt;/p><p><b>  endcase</b></p><p><b>  end</b></p><p>  always@(OUT) //動(dòng)態(tài)數(shù)碼管部分</p><p><b>  begin</b></p><p><b>  ca

48、se(OUT)</b></p><p>  0:G='b0111111;</p><p>  1:G='b0000110;</p><p>  2:G='b1011011;</p><p>  3:G='b1001111;</p><p>  4:G='b110011

49、0;</p><p>  5:G='b1101101;</p><p>  6:G='b1111101;</p><p>  7:G='b0000111;</p><p>  8:G='b1111111;</p><p>  9:G='b1101111;</p>&

50、lt;p><b>  endcase</b></p><p><b>  end</b></p><p><b>  endmodule</b></p><p>  第四章 源程序各部分波形仿真圖</p><p><b>  預(yù)置數(shù)部分</b><

51、;/p><p>  預(yù)置時(shí)間情況如下表所示</p><p>  功能說(shuō)明: 以上置數(shù)時(shí),需要在LDN=0時(shí)才可。shiwei[3:0]和gewei[3:0]分別用數(shù)字開(kāi)關(guān)組A組SW1~SW8來(lái)控制。</p><p>  4.2各部分仿真波形</p><p>  1、六十進(jìn)制加法計(jì)數(shù)器部分</p><p>  由仿真波形可知

52、,當(dāng)置數(shù)端LDN=1時(shí)表示指數(shù)結(jié)束,此時(shí)Q_TEMP由零開(kāi)始計(jì)數(shù)當(dāng)計(jì)時(shí)到60時(shí),cp=1,為十五進(jìn)制減法計(jì)數(shù)器輸入減1信號(hào)。</p><p>  2、十五進(jìn)制減法計(jì)數(shù)器部分</p><p>  由gewei[3:0]和shiwei[3:0]可知所置數(shù)數(shù)值為11,當(dāng)開(kāi)始工作后60秒時(shí)cp輸出高電平使得Q_TEMP[3:0]由1變?yōu)?,即此時(shí)動(dòng)態(tài)數(shù)碼管的個(gè)位由1變?yōu)?,十位數(shù)值C_TEMP仍為

53、1,即完成“顯示剩余工作時(shí)間10分鐘”的功能。</p><p><b>  3、動(dòng)態(tài)數(shù)碼管部分</b></p><p>  由圖可知指數(shù)值為11,在一分鐘內(nèi)OUT[3:0]一直交替顯示個(gè)位與十位的值,均為1,一分鐘后變?yōu)榻惶骘@示0和1,在經(jīng)過(guò)一份后交替顯示9和0。而位選信號(hào)SS則交替顯示0和1,不斷選擇顯示的位,如此循環(huán),由于發(fā)光二極管的余輝特性及人眼的視覺(jué)暫留特性,

54、可以看到顯示的兩位動(dòng)態(tài)數(shù)碼管數(shù)值。</p><p>  4、八進(jìn)制計(jì)數(shù)器部分</p><p>  由圖可以知道隨著CLK1的高頻率變化W有0到7不斷變化,完成雙色點(diǎn)陣行與列的高頻掃描。</p><p><b>  5、雙色點(diǎn)陣部分</b></p><p>  由圖可以知道當(dāng)dianzhen=01是顯示停止工作10秒時(shí)的仿

55、真波形,此時(shí)正轉(zhuǎn)forward=0反轉(zhuǎn)back=0,行ROW均輸出高電平,列GA均輸出低電平,故點(diǎn)陣不顯示任何波形。當(dāng)dianzhen=11是顯示正轉(zhuǎn)20s時(shí)的仿真波形,此時(shí)正轉(zhuǎn)forward=1反轉(zhuǎn)back=0,行和列分別顯示所需圖形對(duì)應(yīng)的值,在雙色點(diǎn)陣上顯示“Z”。當(dāng)dianzhen=00是顯示反轉(zhuǎn)20s時(shí)的仿真波形,此時(shí)正轉(zhuǎn)forward=0反轉(zhuǎn)back=1, 行和列分別顯示所需圖形對(duì)應(yīng)的值,在雙色點(diǎn)陣上顯示“F”。</p&

56、gt;<p>  4.3數(shù)碼管顯示部分</p><p>  本任務(wù)需要兩個(gè)數(shù)碼管顯示剩余時(shí)間,數(shù)碼管輸入輸出各量真值表如下:</p><p>  個(gè)位數(shù)字?jǐn)?shù)碼管顯示:</p><p>  十位數(shù)字?jǐn)?shù)碼管顯示: </p><p>  功能說(shuō)明:SS在0、1之間以一定的頻率來(lái)回變換,因此觀察者可以看到兩個(gè)數(shù)碼管同時(shí)顯示數(shù)字,而實(shí)際上

57、在同一時(shí)刻只有一個(gè)數(shù)碼管顯示。當(dāng)SS=0時(shí),選中DS8A,使輸出量為十位上的數(shù);當(dāng)SS=1時(shí),選中DS7A,使輸出量為個(gè)位上的數(shù)。數(shù)碼管輸入數(shù)據(jù)不同,輸出的7個(gè)段信號(hào)不同,數(shù)碼管顯示的數(shù)就不同。</p><p><b>  4.4整體仿真波形</b></p><p>  功能說(shuō)明:在開(kāi)始時(shí)LDN=0,開(kāi)始置數(shù),置數(shù)完成后LDN=1開(kāi)始工作,正轉(zhuǎn)(forward=1),

58、雙色點(diǎn)陣顯示“Z”,同時(shí)紅色彩燈L1亮,暫停10S,反轉(zhuǎn)20S(back=1),雙色點(diǎn)陣顯示“F”,同時(shí)紅色彩燈L2亮,當(dāng)停止工作時(shí),蜂鳴器蜂鳴提示(fengming=1)。第五章 管腳鎖定及硬件連線</p><p><b>  管腳鎖定</b></p><p>  程序輸入端管腳鎖定:</p><p>  程序輸出端管腳鎖定:</p&g

59、t;<p><b>  硬件連線</b></p><p>  Pin38 Pin53 Pin47 Pin46 Pin45 Pin44 Pin41 Pin40 Pin39 分別為蜂鳴器和A組數(shù)字開(kāi)關(guān)SW8 SW7 SW6 SW5 SW4 SW3 SW2 SW1,已經(jīng)內(nèi)部連接,不需連線。</p><p>  Pin10CLOCK 信號(hào)引腳21

60、 Pin9CLOCK信號(hào)引腳11</p><p>  Pin89B組數(shù)字開(kāi)關(guān)SW9 Pin12彩色信號(hào)指示燈L1</p><p>  Pin13彩色信號(hào)指示燈L2 Pin87動(dòng)態(tài)數(shù)碼管位選信號(hào)SS0 </p><p>  Pin 85動(dòng)態(tài)數(shù)碼管a Pin75動(dòng)態(tài)數(shù)碼管b</p>

61、<p>  Pin 83動(dòng)態(tài)數(shù)碼管c Pin 86動(dòng)態(tài)數(shù)碼管d</p><p>  Pin 88動(dòng)態(tài)數(shù)碼管e Pin 90動(dòng)態(tài)數(shù)碼管f</p><p>  Pin 93動(dòng)態(tài)數(shù)碼管g Pin 198雙色點(diǎn)陣ROW1</p><p>  Pin 196雙色點(diǎn)陣ROW2

62、 Pin 193雙色點(diǎn)陣ROW3</p><p>  Pin 191雙色點(diǎn)陣ROW4 Pin 189雙色點(diǎn)陣ROW5</p><p>  Pin 179雙色點(diǎn)陣ROW6 Pin 176雙色點(diǎn)陣ROW7</p><p>  Pin 174雙色點(diǎn)陣ROW8 Pin 197雙色點(diǎn)陣G

63、A1</p><p>  Pin 195雙色點(diǎn)陣GA2 Pin 192雙色點(diǎn)陣GA3</p><p>  Pin 190雙色點(diǎn)陣GA4 Pin 187雙色點(diǎn)陣GA5</p><p>  Pin 177雙色點(diǎn)陣GA6 Pin 175雙色點(diǎn)陣GA7</p><p>  

64、Pin 173雙色點(diǎn)陣GA8</p><p>  第六章 總 結(jié)</p><p>  在兩周的課程設(shè)計(jì)過(guò)程中,從開(kāi)始第一天對(duì)EDA課設(shè)的一無(wú)所知,到最后自己編程仿真,自己下箱硬件實(shí)驗(yàn)成功,在這期間,學(xué)會(huì)了不少東西。</p><p>  開(kāi)始在老師的講解下,學(xué)習(xí)了EDA的相關(guān)東西,MAX+plus II軟件的使用,verilog HDL語(yǔ)言的使用,在拿到自己的任

65、務(wù)書(shū)之后,開(kāi)始設(shè)計(jì)完成自己的課題。在設(shè)計(jì)過(guò)程中,遇到了不少麻煩,首先是看到自己的任務(wù)書(shū)后覺(jué)得很簡(jiǎn)單,但是卻不知道如何下手;再次是每次程序編譯都會(huì)出錯(cuò),有些錯(cuò)誤不知道是怎么回事,由什么原因引起,經(jīng)過(guò)兩周的學(xué)習(xí),在老師和周圍同學(xué)的幫助下,對(duì)verilog HDL語(yǔ)言慢慢熟悉,編程思路越來(lái)越清晰,從開(kāi)始的不知所措到最后完成任務(wù)要求并附加功能,品嘗到成功的喜悅。</p><p>  兩周的課設(shè)讓我深深的懂得,不管做什么事

66、情,一定要踏踏實(shí)實(shí),切忌浮躁,尤其是在自己遇到困難的時(shí)候。其次,要養(yǎng)成良好的習(xí)慣。在這次編程過(guò)程中,如果有良好的編程習(xí)慣,對(duì)于自己的思路有良好的促進(jìn)作用。</p><p>  最后,感謝呂宏詩(shī)老師和張強(qiáng)老師在這次EDA課程設(shè)計(jì)中對(duì)我的指導(dǎo)和幫助。</p><p><b>  參考文獻(xiàn)</b></p><p>  1鄭兆兆 李艷艷 周蓮蓮 呂宏詩(shī)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論