2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩11頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、<p><b>  電子技術(shù)課程設(shè)計</b></p><p>  課題:表決器電路設(shè)計</p><p>  系 別: 電氣與電子工程系</p><p>  專 業(yè): 電氣工程及其自動化</p><p>  姓 名: </p><p&g

2、t;  學(xué) 號: 0914111441</p><p>  2012年 06 月 21 日</p><p><b>  成績評定·</b></p><p><b>  一、指導(dǎo)教師評語</b></p><p><b>  二、評分</b></

3、p><p><b>  課程設(shè)計成績評定</b></p><p><b>  一、設(shè)計目的</b></p><p>  1.本課程設(shè)計是在前導(dǎo)驗證性認(rèn)知實驗基礎(chǔ)上,進行更高層次的命題設(shè)計實驗,要求學(xué)生在教師指導(dǎo)下獨立查閱資料、設(shè)計、安裝和調(diào)試特定功能的電子電路。培養(yǎng)學(xué)生利用模擬、數(shù)字電路知識,解決電子線路中常見實際問題的能力,

4、使學(xué)生積累實際電子制作經(jīng)驗,目的在于鞏固基礎(chǔ)、注重設(shè)計、培養(yǎng)技能、追求創(chuàng)新、走向?qū)嵱谩?lt;/p><p>  2.用已學(xué)過的知識和對數(shù)字電子技術(shù)的基本理論,基本概念,基本方法和單元電路,邏輯部件的深入認(rèn)識,而拓寬思路,擴大視野,進一步鞏固,擴充所學(xué)知識,提高分析問題和解決問題的能力。</p><p><b>  二、設(shè)計題目和內(nèi)容</b></p><

5、p>  題目:表決器電路設(shè)計</p><p>  1) 用于七人以下會議表決。半數(shù)以上人同意通過。</p><p>  2)應(yīng)考慮棄權(quán)情況,有三人以上棄權(quán),推遲會議再議。</p><p>  3)根據(jù)表決情況顯示“否決”“通過”“再議”字樣。顯示方式自己設(shè)計。</p><p><b>  三、電路比較</b><

6、;/p><p>  方案一:用數(shù)據(jù)選擇器分別將通過、否決、棄權(quán)的高低電平進行選擇,之后將七人的選擇結(jié)果用T觸發(fā)器構(gòu)成的同步二進制加法計數(shù)器進行累加。然后用數(shù)字比較器進行比較,如果棄權(quán)的票數(shù)大于等于3,則輸出為“再議”。如果棄權(quán)的票數(shù)小于3且通過的票數(shù)大于3,則顯示為“通過”。其余的則顯示為“否決”。</p><p>  方案二:將七人的通過、否決票數(shù)用移位寄存器進行寄存,棄權(quán)的票數(shù)用另一組移位

7、寄存器進行寄存,然后用CLK脈沖信號使其移位寄存器進行右移,用T觸發(fā)器構(gòu)成的同步二進制加法計數(shù)器進行累加,如果棄權(quán)的票數(shù)大于等于3,則輸出為“再議”。如果棄權(quán)的票數(shù)小于3且通過的票數(shù)大于3,則顯示為“通過”。其余的則顯示為“否決”。</p><p>  方案對比:方案一用的數(shù)據(jù)選擇器比較多而且反應(yīng)速度較慢,方案二用器件較少,比較好一些。</p><p>  方案二:電路的總體結(jié)構(gòu)</

8、p><p>  1、電路的總體原理框圖</p><p>  圖1 總體電路原理框圖</p><p><b>  2、工作原理</b></p><p>  工作原理如圖:投票按鍵部分每人有三個按鍵,總共21個按鍵,投票時按下相應(yīng)的鍵就可以將相應(yīng)的信號送入輸入轉(zhuǎn)換部分,輸入轉(zhuǎn)換部分主要由移位寄存器組成,它的作用是將投票時并行輸

9、入的數(shù)據(jù)串行輸出,在控制電路的作用下,數(shù)據(jù)在這里逐個輸出進入票數(shù)統(tǒng)計部分,這部分主要是由三個JK觸發(fā)器組成的三位二進制計數(shù)器。</p><p>  四、各部分電路設(shè)計</p><p>  1、投票按鍵部分電路</p><p>  圖2 投票按鍵部分原理圖</p><p>  2、輸入轉(zhuǎn)換部分及控制電路</p><p&g

10、t;  圖3 輸入轉(zhuǎn)換部分及控制電路圖</p><p>  這部分電路由兩個74LS194N組成,主要功能是將投票信號作為并行輸入,然后在脈沖信號作用下串行輸出,當(dāng)S1=S0=1時為并行輸入狀態(tài),這時為投票時間,當(dāng)投票完以后,所有數(shù)據(jù)寄存在74LS194中,然后通過控制電路將S1置為0,這時電路工作在右移狀態(tài),74LS194N在脈沖信號作用下,存儲的數(shù)據(jù)在每次脈沖到達上升沿時,右移一位,做右邊的數(shù)據(jù)從74LS19

11、4的QD端口輸出  </p><p>  3、票數(shù)統(tǒng)計部分及控制電路</p><p>  這部分電路由三個JK觸發(fā)器組成一個簡易的三位二進制計數(shù)器,以及三個三臺輸出CMOS反相器組成的控制電路組成,主要功能是將74LS194N中輸出的數(shù)據(jù)依次相加。T端口接與74LS194N的Q3輸出端口每次脈沖信號到達上升沿時若QD為0則保持,若QD為1則翻轉(zhuǎn),脈沖信號與上圖中74LS194N

12、脈沖信號同步。</p><p>  圖4 票數(shù)統(tǒng)計部分及控制電路圖</p><p>  4、票數(shù)分析與結(jié)果顯示部分電路</p><p>  圖5 票數(shù)分析與結(jié)果顯示部分電路圖</p><p><b>  5.仿真電路圖</b></p><p>  圖6 5人通過電路仿真</p>

13、<p>  圖7 2人通過電路仿真</p><p><b>  五、整體電路圖</b></p><p><b>  圖7總電路圖</b></p><p><b>  六、設(shè)計總結(jié)</b></p><p>  1、設(shè)計過程中遇到的問題及解決方法</p>

14、<p>  通過幾天的設(shè)計,在設(shè)計的過程中遇到了例如像怎樣將七人輸入的信號進行保存和相加,用移位寄存器和T觸發(fā)器構(gòu)成的同步二進制加法器來解決了這個問題。我們最終完成了這次的設(shè)計性實驗,實現(xiàn)了七人表決起的功能。</p><p><b>  2、設(shè)計體會</b></p><p>  在這次課程設(shè)計過程中,我們遇到了很多問題,首先在設(shè)計原理圖時,需要很扎實的理論

15、知識,還要確保設(shè)計所需要的芯片是所學(xué)到的。這就很大的限制了設(shè)計的要求,由于虛擬實驗室的芯片有限,未能完成全部仿真,但是理論上完全可是達到七人表決器的所要求的功能,輸入端包括同意、棄權(quán)、否決功能。輸出端有三個不同顏色的燈泡構(gòu)成,紅黃綠分別代表否決、再議、通過,可以直接明了的讀出結(jié)果來。但由于自身知識的有限,這個方案也存在一定的不足之處。</p><p>  通過這次數(shù)字電路的設(shè)計,讓我學(xué)到了很多,不僅鞏固了以前所學(xué)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論