畢業(yè)設計（論文）-基于dsp的視頻監(jiān)控設計

1、<p><b>　　摘 要</b></p><p>　　隨著人們對安全意識的日益重視與提高，視頻監(jiān)控系統(tǒng)在安防監(jiān)控、工業(yè)控制、交通監(jiān)控等領域中已經(jīng)有了廣泛的應用。基于DSP的視頻監(jiān)控能夠提高視頻傳輸?shù)目煽啃院蛡鬏斔俣?，減小體積和重量，并能降低功耗和成本，具有較強的環(huán)境適應性。因此從經(jīng)濟和實用的角度來講，基于DSP的視頻監(jiān)控系統(tǒng)具有很好的發(fā)展前景。</p><

2、p>　　本文提出了一種視頻監(jiān)控系統(tǒng)硬件平臺的設計方案，硬件平臺主要包括DSP主控系統(tǒng)硬件平臺、監(jiān)控云臺、攝像機和顯示器。首先對視頻監(jiān)控系統(tǒng)研究的目的和難點進行分析，并對視頻信號做了簡要的介紹。在此基礎上根據(jù)系統(tǒng)設計的要求，給出系統(tǒng)總體結構設計方案。隨后，根據(jù)視頻監(jiān)控系統(tǒng)在設計中對實時性和智能化的要求，結合設計中的難點，給出了基于 TMS320DM642的視頻監(jiān)控系統(tǒng)的硬件設計方案，并給出了各硬件模塊硬件電路連接圖。根據(jù)硬件設計方案

3、，介紹了基于硬件平臺的目標跟蹤的具體實現(xiàn)步驟，提出了目標捕捉、目標跟蹤以及云臺控制的軟件設計方案。最后，結合在本系統(tǒng)設計過程中的經(jīng)歷，總結開發(fā)過程中的經(jīng)驗和不足。</p><p>　　關鍵詞： DSP， 視頻監(jiān)控， 運動檢測， 目標跟蹤</p><p><b>　　Abstract</b></p><p>　　Along with more a

4、ttention and improve to the social security awareness, the video monitoring system has been widely used in many fields, such as the safety monitoring, industry control traffic monitoring and so on. The video monitoring s

5、ystem based on DSP can improve the reliability and speed of the transmission, reducing the volume and weight, and can reduce the power consumption and costs, and has strong adaptability to the environment. So from the po

6、int of economic and practical, the video mo</p><p>　　This paper presents a video monitoring system hardware platform, the design of hardware platform includes DSP master control system hardware platform, mon

7、itoring haeundae, camera and monitor. Firstly, I will analyze the purpose of the research and the difficulty of research for this video monitoring system, and will introduce the video signal. Based on the requirements of

8、 design according to the system, turn out the plan of system structure design. Then, according to the requirements of real-tim</p><p>　　Keywords: DSP, video surveillance, motion detection, target tracking<

9、;/p><p><b>　　目 錄</b></p><p><b>　　第1章 緒論1</b></p><p>　　1.1 課題研究背景1</p><p>　　1.2 課題研究的目的及意義2</p><p>　　1.3 國內外研究現(xiàn)狀3</p><

10、p>　　1.4 主要內容及論文結構安排4</p><p>　　第2章 視頻監(jiān)控相關理論分析5</p><p>　　2.1 視頻信號5</p><p>　　2.1.1 模擬視頻標準6</p><p>　　2.1.2 數(shù)字視頻標準7</p><p>　　2.2 數(shù)字圖像編碼7</p><

11、;p>　　2.2.1 預測編碼8</p><p>　　2.2.2 熵編碼9</p><p>　　2.2.3 模型編碼9</p><p>　　2.2.4 分形編碼10</p><p>　　2.3 運動目標檢測算法10</p><p>　　2.3.1 幀間差分法11</p><p>

12、;　　2.3.2 背景差分算法12</p><p>　　2.4 運動目標跟蹤算法13</p><p>　　2.5 本章小結14</p><p>　　第3章 系統(tǒng)的硬件設計15</p><p>　　3.1 視頻監(jiān)控系統(tǒng)整體設計15</p><p>　　3.2 系統(tǒng)時鐘接口電路設計17</p>&

13、lt;p>　　3.3 電源接口電路設計19</p><p>　　3.4 存儲器模塊電路設計20</p><p>　　3.4.1 SDRAM模塊電路設計21</p><p>　　3.4.2 FLASH模塊電路設計23</p><p>　　3.5 JTAG電路設計27</p><p>　　3.6 串口通信模

14、塊設計28</p><p>　　3.7 視頻采集模塊設計31</p><p>　　3.8 視頻輸出接口電路設計34</p><p>　　3.9 本章小結35</p><p>　　第4章 系統(tǒng)軟件設計及實現(xiàn)36</p><p>　　4.1 系統(tǒng)主程序的設計36</p><p>　　4.

15、2 目標捕捉程序設計38</p><p>　　4.3 目標跟蹤程序設計41</p><p>　　4.4 云臺控制42</p><p>　　4.5 本章小結45</p><p><b>　　結 論46</b></p><p><b>　　參考文獻47</b><

16、;/p><p><b>　　致 謝49</b></p><p>　　附錄： 系統(tǒng)整體硬件連接電路圖50</p><p><b>　　Directory</b></p><p>　　Chapter1 Introduction1</p><p>　　1.1 Research

17、Background1</p><p>　　1.2 The Purpose and Significance of the Research2</p><p>　　1.3 Current Research at Home and Abroad3</p><p>　　1.4 Main Content and the Structure Arrangement o

18、f the Paper4</p><p>　　Chapter 2 Video Monitor Related Theory Analysis5</p><p>　　2.1 Video Signal5</p><p>　　2.1.1 Analog Video Standard6</p><p>　　2.1.2 Digital Video

19、 Standard7</p><p>　　2.2 Digital Image Coding7</p><p>　　2.2.1 Forecast Coding8</p><p>　　2.2.2 Entropy Coding9</p><p>　　2.2.3 Model Coding9</p><p>　　2.2

20、.4 Fractal Coding10</p><p>　　2.3 Moving Targets Detection Algorithm10</p><p>　　2.3.1 Frame Difference Algorithm11</p><p>　　2.3.2 Background Difference Algorithm12</p><

21、;p>　　2.4 Sports Target Tracking Tlgorithm13</p><p>　　2.5 Summary of This Chapter14</p><p>　　Chapter 3 The System's Hardware Design15</p><p>　　3.1 Video Monitoring System D

22、esign15</p><p>　　3.2 The System Clock Interface Circuit Design17</p><p>　　3.3 Power Interface Circuit Design19</p><p>　　3.4 Memory Module Circuit Design20</p><p>　　

23、3.4.1 SDRAM Module Circuit Design21</p><p>　　3.4.2 FLASH Module Circuit Design23</p><p>　　3.5 JTAG Circuit Design27</p><p>　　3.6 Serial Interface Communication Module Design28&l

24、t;/p><p>　　3.7 Video Acquisition Module Design31</p><p>　　3.8 Video Output Interface Circuit Design34</p><p>　　3.9 Summary of This Chapter35</p><p>　　Chapter 4 System s

25、oftware design and realization36</p><p>　　4.1 The Design of the Main Program System36</p><p>　　4.2 Target Capture Program Design38</p><p>　　4.3 The Target Tracking Program Design

26、41</p><p>　　4.4 Console Control42</p><p>　　4.5 Summary of This Chapter45</p><p>　　Conclusion46</p><p>　　Reference47</p><p>　　Acknowledgements49</p

27、><p>　　Appendix: Hardware Connection Circuit diagram of Whole System50</p><p><b>　　第1章 緒論</b></p><p>　　1.1 課題研究背景</p><p>　　視頻監(jiān)控系統(tǒng)就是對指定的場景區(qū)域進行監(jiān)視，并把場景內的信息傳遞給監(jiān)控者

28、，使其能根據(jù)相應的情況采取適當措施的系統(tǒng)。目前，視頻監(jiān)控系統(tǒng)已經(jīng)廣泛應用在安防和監(jiān)控上。隨著數(shù)字圖像處理和網(wǎng)絡等各種技術的發(fā)展，視頻監(jiān)控系統(tǒng)的發(fā)展及更新?lián)Q代越來越快，從功能簡單到功能繁多，結構復雜到結構簡單，圖像穩(wěn)定度從低到高，視頻監(jiān)控系統(tǒng)經(jīng)歷了三個過程：首先是第一代視頻監(jiān)控系統(tǒng)，即模擬視頻監(jiān)控系統(tǒng)，是以模擬設備為主的閉路電視監(jiān)控系統(tǒng)，通過模擬的方式用視頻電纜傳輸圖像信息[1]。只能在控制中心查看監(jiān)控圖像，傳輸距離比較短，因此主要應用于

29、小范圍內的監(jiān)控。模擬視頻監(jiān)控系統(tǒng)布線工程量大，對于已經(jīng)建好的系統(tǒng)，如要增加新的監(jiān)控點難度很大，系統(tǒng)的擴展能力差。有線模擬視頻信號的傳輸距離有限，從而決定了模擬視頻監(jiān)控只能在小范圍場所使用。需要耗費大量的存儲介質如錄像帶，進行模擬視頻信號的存儲，查詢取證時十分繁瑣，而且采用模擬信號方式記錄和讀取時，會產(chǎn)生嚴重的失真。因此視頻監(jiān)控系統(tǒng)遠遠不能滿足實際的監(jiān)控要求，已經(jīng)很少被使用。隨著視頻壓縮編碼技術的發(fā)展和計算機處理能力的提高，出現(xiàn)了第二代視

30、頻監(jiān)控系統(tǒng)，即數(shù)字視頻監(jiān)控系統(tǒng)，第二代視頻監(jiān)控系統(tǒng)</p><p>　　本文采用的TI公司的TMS320DM642芯片具有強大的運算能力，足夠用于大量圖像的處理。且穩(wěn)定性好，傳輸速度快，能使視頻監(jiān)控系統(tǒng)得到更好的監(jiān)控效果；價格低廉，降低了視頻監(jiān)控的成本；軟硬件設計容易實現(xiàn)；且體積小，重量輕，能適應復雜的環(huán)境，因此從經(jīng)濟和實用的角度來講，基于DSP芯片TMS320DM642的視頻監(jiān)控系統(tǒng)具有很好的發(fā)展前景。<

31、/p><p>　　1.2 課題研究的目的及意義</p><p>　　本文的目的是基于DSP技術之上，設計一種能夠實現(xiàn)運動目標檢測和跟蹤的視頻監(jiān)控系統(tǒng)。近年來，隨著分析技術以及計算機視覺和智能系統(tǒng)技術的不斷發(fā)展，運動目標的檢測和跟蹤技術已經(jīng)被廣泛地應用在工業(yè)自動檢測、人工智能、自動化儀器、醫(yī)療儀器上的樣本檢查分析、光學信息處理等方面。</p><p>　　隨著視頻技術的廣

32、泛應用，嵌入式視頻系統(tǒng)，尤其是基于DSP芯片的視頻處理系統(tǒng)已經(jīng)成為眾多設備廠家和多層次用戶研究的方向，對于可編程的數(shù)字信號處理器的需求也越來越高。數(shù)字信號處理技術正處于一個高速發(fā)展的階段，DSP使實際應用變得更加簡單。DSP芯片運算速度快、尋址方式靈活、通信能力強，能夠很好的應對圖像處理涉及到大量的運算和復雜的算法結果，因此基于DSP結構的系統(tǒng)在圖像處理領域有很強的適用性。DSP具有較強的通用性，適用于模塊化的設計，并且結構十分靈活，能

33、夠提高處理、運算的效率，同時DSP芯片容易擴展和維護，能夠使用于多種算法，十分適合實時圖像的處理。采用基于DSP芯片的視頻監(jiān)控系統(tǒng)，其硬件可裁減，安裝放置方便，可用于多種復雜環(huán)境，比傳統(tǒng)的監(jiān)控系統(tǒng)節(jié)省了大量的人力、物力資源。本文使用的TMS320DM642芯片，因為具有特有的數(shù)字音/視頻輸入輸出接口、多媒體協(xié)處理器等器件，芯片的運算速度快，精度高，且穩(wěn)定性好，能使視頻監(jiān)控系統(tǒng)得到更好的監(jiān)控效果。開發(fā)工具和開發(fā)軟件資源豐富，可以大大縮短系

34、統(tǒng)的開發(fā)時間，且價格低廉，因此，本文提出的對基于DSP的視頻監(jiān)控系統(tǒng)的設計方案，具有一定的現(xiàn)實意義。</p><p>　　1.3 國內外研究現(xiàn)狀</p><p>　　隨著視頻處理技術的發(fā)展，基于數(shù)字信號處理和數(shù)字信號處理器的視頻監(jiān)控系統(tǒng)越來越受到國內外很多學者的關注，并且已經(jīng)在安防、交通、軍事等場所中取得了很多研究成果。</p><p>　　針對目前交通管制中大量人

35、力和物力資源的浪費，中國科學院自動化研究所模式識別國家重點實驗室視覺監(jiān)控研究組提出了一種基于三維模型的交通監(jiān)控系統(tǒng)，采用了基于改進的擴展卡爾曼濾波的車輛跟蹤算法和基于三維線框模型的車輛定位算法，最終實現(xiàn)了交通監(jiān)控原型系統(tǒng)。在1996年至1999年間，美國國防高級研究計劃局資助卡內基梅隆大學、戴維研究中心等著名大學和公司合作，聯(lián)合研制了視頻監(jiān)視與監(jiān)控系統(tǒng)，其目標是開發(fā)自動視頻理解技術，以實現(xiàn)未來戰(zhàn)爭中人力監(jiān)控費用昂貴，非常危險或者人力無法

36、實現(xiàn)等場合的監(jiān)控[20]。</p><p>　　環(huán)顧國內外，視頻監(jiān)控系統(tǒng)在很多場合中發(fā)揮了重要的作用，且正不斷向著更加智能化的方向發(fā)展，其中系統(tǒng)中視頻信號的處理更是重中之重。然而，在發(fā)展視頻監(jiān)控系統(tǒng)的智能性的同時，兼顧系統(tǒng)的可靠性和實時性也是不容忽視的問題。數(shù)字信號處理及數(shù)字信號處理器在處理過程中的高穩(wěn)定性和在各種復雜環(huán)境下突顯出的高實用性，使其成為監(jiān)控系統(tǒng)中必備部分，ER且DSP以其大容量和高速度保證了系統(tǒng)的實

37、時性，使系統(tǒng)能夠做到準確及時地發(fā)現(xiàn)危險情況進而采取相應的措施。</p><p>　　目前，基于DSP的視頻監(jiān)控系統(tǒng)朝著小型化、智能化和可適用各種復雜環(huán)境的方向發(fā)展，視頻系統(tǒng)更加趨于復雜化，提升了技術難度?？偟膩碚f，視頻監(jiān)控技術的研究有一些難點。首先，由于視頻監(jiān)控產(chǎn)品主要是為了節(jié)省人員勞動強度而運用于一些特殊場合，以替代以人員為主體的傳統(tǒng)監(jiān)控手段，且提高監(jiān)控質量，因此，對系統(tǒng)在復雜場合中的適用性和智能化有較高的要求

38、。再者，系統(tǒng)中涉及大數(shù)據(jù)量的運算和一些高級算法的使用，實時性要求較高，因此對處理器有較高的要求。</p><p>　　1.4 主要內容及論文結構安排</p><p>　　針對提高產(chǎn)品的高度智能化和實用性這兩個問題，本文設計的基于DSP的嵌入式視頻監(jiān)控系統(tǒng)將對此提出具體方案。</p><p>　　研究的主要內容可以概括為以下幾部分：本文中設計了一種可脫離PC機使用的基

39、于高速數(shù)字信號處理器的通用嵌入式視頻監(jiān)控系統(tǒng)，符合了監(jiān)控技術的發(fā)展趨勢；連續(xù)視頻信號解碼后的視頻信號存儲在系統(tǒng)的擴展內存中，等待DSP進行數(shù)據(jù)處理；選用模擬攝像頭進行圖像采集，然后再通過專用的視頻解碼芯片將模擬信號數(shù)字化，再進行下一步的處理；系統(tǒng)設計為可以同時采集4路視頻信號，節(jié)約了設計成本，提高了系統(tǒng)的利用率。所有的視頻編解碼芯片與DSP主控芯片之間的通信，和接受來自DSP的配置信息，都通過簡單靈活的I2C標準總線完成。</p&

40、gt;<p>　　文章的主要結構如下：</p><p>　　第一章 緒論。主要介紹了本課題的研究背景，國內外現(xiàn)狀，目的及意義。概括了全文的主要內容。</p><p>　　第二章 視頻監(jiān)控相關理論分析。介紹了研究的主要理論基礎，分析了目標檢測和目標跟蹤的算法，為下一章打下基礎。</p><p>　　第三章 系統(tǒng)硬件設計。硬件設計為全文的重點，給出了設計的

41、具體電路設計。</p><p>　　第四章 系統(tǒng)的軟件設計及實現(xiàn)。在硬件設計的基礎上，闡述軟件設計的流程，對系統(tǒng)進行了軟件的設計，并設計了目標捕捉的實現(xiàn)方法。</p><p>　　第2章 視頻監(jiān)控相關理論分析</p><p><b>　　2.1 視頻信號</b></p><p>　　隨著網(wǎng)絡和通信技術的飛速發(fā)展，人們更加

42、傾向于使用多媒體進行交流，而不再滿足于只用簡單的文字、聲音進行交流，視頻廣播、可視電話、視頻會議、網(wǎng)絡監(jiān)控等技術越來越受到人們的關注，隨著這些技術的發(fā)展，越來越多的應用到視頻信號被。本問設計的視頻監(jiān)控系統(tǒng)中主要處理的就是視頻信號，涉及信號的采集、數(shù)模轉換、存儲等方面的研究，下面簡單的介紹了視頻信號及相關內容：</p><p>　　2.1.1 模擬視頻標準</p><p>　　當前各個國家的

43、電視制式不盡相同，制式的區(qū)分主要在于其分解率、幀頻或場頻、載頻和信號帶寬的不同、以及色彩空間的轉換關系不同等。世界上現(xiàn)行的彩色電視制式有三種：NTSC、SECAM制和PAL制。</p><p>　　NTSC制式：525行/幀，30幀/秒，兩場的場回掃，實際傳送圖像的行數(shù)為480。行采用正交平衡調幅的技術方式，故也稱為正交平衡調幅制。美國、加拿大等大部分西半球國家以及中國的臺灣、日本、韓國、菲律賓均采用這種制式。N

44、TSC制式采用隔行掃描，行掃描頻率是15750Hz，周期是63.5N/s；場掃描頻率為60Hz，周期為16.67ms，262.5線/場，一幀分成2場；水平回掃時間是10微秒（包含5微秒的水平同步脈沖），因此顯示時間是53.5微秒；顏色模型為YIQ[10]。</p><p>　　SECAM制式：使用SECAM制的國家主要集中在法國、東歐和中東一帶。該制式是1966年制定的一種新的彩色電視制式，由法國于1956年提出

45、，SECAM意為順序傳送彩色信號與存儲恢復彩色信號制，它采用時間分隔法來傳送兩個色差信號，能克服NTSC制式相位失真的缺點[11]。</p><p>　　PAL制式: 顏色模型為YUV，與SECAM的差別是，SECAM的色度信號是FM頻率調制，而且PAL的兩個色差信號：紅色差(R-Y)和藍色差(B-Y)信號是按行的順序傳輸?shù)?，采用逐行倒相正交平衡調幅的技術方法，PAL制式也能克服NTSC制相位敏感造成色彩失真的缺

46、點。西德、英國等一些西歐國家，新加坡、中國大陸及香港，澳SECAM制式與PAL制類似。PAL制式中根據(jù)不同的參數(shù)細節(jié)，又可以進一步劃分為G，I，D等制式，其中PAL-D制是我國大陸采用的制式，625行（掃描線）/幀，25幀/秒（40ms/幀），6MHz電視信號帶寬，總帶寬8MHz。行掃描頻率是15625Hz，周期為64us，每一行傳送圖像的時間是522us，其余的11.8us不傳送圖像，是行掃描的逆程時間，同時被用作消隱及行同步；隔行掃

47、描，2場/幀，312.5行/場，場掃描頻率是50Hz，周期為20ms。每一場的312.5掃描行中25行作場回掃，不傳送圖像，傳送圖像的行數(shù)每場只有287.5行，每幀只有575行有圖像顯示。</p><p>　　2.1.2 數(shù)字視頻標準</p><p>　　采用ITU-R，BT.656標準在三種電視制式之間確定了共同的數(shù)字化參數(shù)。在該標準中，對有效樣本點數(shù)、采樣頻率等都作了嚴格的規(guī)定。<

48、;/p><p>　　有效樣本數(shù)：對PAL制和SECAM制的亮度信號，每條掃描行采樣864個樣本；對NTSC制的亮度信號，每條掃描行采樣858個樣本。對所有的制式，每一掃描行的有效樣本數(shù)均為720個。我國采用的PAL制式電視信號，每場的312.5行中，有一部分是不包含視頻信號的，而要用于場消隱。按照標準規(guī)定的行號，奇場的行號為第1至第312.5行，偶場的行號為312.5至625行，其中，奇場的第23.5至310行包含有

49、效的視頻信號，共287.5行，偶場的第336至622.5行包含有效的視頻信號，共287.5行，因此一幀的有效行數(shù)為576行。</p><p>　　采樣頻率：PAL、SECAM制和NTSC制規(guī)定的共同的采樣頻率fs=13.5MHz，即為BT.656電視圖像。這個采樣頻率也用于遠程圖像通信網(wǎng)絡中的電視圖像信號采樣。對于PAL制、SECAM制，采樣頻率為fs=625*25*N=15625*N=13.5MHz，N=864

50、。對于NTSC制，采樣頻率為fs=525*29.97*N=15734*N=13.5MHz，N=858（N為每一掃描行上的采樣數(shù)目）。</p><p>　　2.2 數(shù)字圖像編碼</p><p>　　對于目前的計算機和網(wǎng)絡來說未壓縮的數(shù)字視頻數(shù)據(jù)量無論是存儲或傳輸都是很困難的，因此數(shù)字視頻的編碼壓縮技術成為了應用數(shù)字視頻的關鍵問題。</p><p>　　通常來說視頻編碼

51、分為三個階段：首先是信號處理階段，這個階段是把視頻圖像信號進行變換、處理，使數(shù)據(jù)容易壓縮和量化；然后是量化階段，信號的失真也在這里產(chǎn)生，量化階段是壓縮過程的主要階段，是也就是用少量值表示多量值的過程；最后是無失真編碼，也就是產(chǎn)生輸出數(shù)據(jù)流。對視頻圖像采用不同的處理、量化和嫡編碼方法，就產(chǎn)生了不同的視頻圖像壓縮方法。</p><p>　　從信息損失的角度，視頻編碼方法可分為有損壓縮和無損壓縮。有損壓縮后的數(shù)據(jù)經(jīng)解壓

52、縮還原得到的數(shù)據(jù)與原始數(shù)據(jù)不完全相同；而無損壓縮指壓縮后的數(shù)據(jù)經(jīng)解壓縮還原得到的數(shù)據(jù)與原始數(shù)據(jù)完全相同[19]。以下是幾種常見的編碼方式。</p><p>　　2.2.1 預測編碼</p><p>　　預測編碼可以分為線性預測和非線性預測兩類，能進行幀內預測編碼和幀間預測編碼。預測編碼是基于圖像數(shù)據(jù)的時間和空間冗余性，用相鄰的己知像素或圖像塊來預測當前像素或圖像塊的值，而后對預測誤差進行量

53、化和編碼。</p><p>　　線性預測編碼又稱為差分脈沖編碼調制，預測系數(shù)固定，編碼傳輸?shù)氖钱斍爸蹬c預測值的差值。幀內預測利用相鄰像素的空間相關性，例如PJEG算法中直流系數(shù)的編碼，即用前一個8×8的直流系數(shù)作為當前8×8數(shù)據(jù)塊的直流系數(shù)的預測值，編碼發(fā)送的是二者之差。線性預測編碼的優(yōu)點是易于硬件實現(xiàn)，算法簡單。其缺點是對信道誤差及噪聲比較敏感，容易產(chǎn)生誤碼擴散，使圖像質量大幅下降，而且?guī)瑑?/p>

54、DPCM的編碼壓縮比很低，所以一般要結合其他的編碼方法共同使用，很少獨立使用。非線性預測編碼主要利用相鄰圖像序列間的時間相關性來達到壓縮的目的，和線性預測編碼相比，可以得到更高的壓縮比，在圖像編碼中占有很重要的位置。非線性預測編碼采用的技術有幀閉值法、重復法、幀內插法、運動補償法和自適應交替幀內/幀間編碼法等，它通常是針對圖像塊的預測編碼，其中運動補償預測編碼現(xiàn)已被多種種視頻圖像編碼標準采用，已經(jīng)得到了很好的結果。非線性預測編碼的主要缺

55、點是一般要對圖像進行分塊后再預測，容易造成分塊邊緣的不連續(xù)。而且這種編碼方法對于圖像序列不同的區(qū)域，預測性能不一樣，尤其是在快運動區(qū)，預測效率很低。</p><p><b>　　2.2.2 熵編碼</b></p><p>　　熵編碼的基本原理是給出現(xiàn)概率大的符號一個短碼字，而給出現(xiàn)概率小的符號一個長碼字，這樣使最終的平均碼長很小。常用的熵編碼方法有游程編碼、霍夫曼編碼

56、和算術編碼。熵編碼是基于信號統(tǒng)計特性的無損編碼技術，解碼后能無失真地重建圖像。</p><p>　　算術編碼是80年代發(fā)展起來的一種熵編碼方法。算術編碼中，用0和1之間的一個實數(shù)區(qū)間來表示一個信息串，隨著信息串長度的增加，表示它的區(qū)間就不斷減小，因此表示該區(qū)間所需要的位數(shù)也不斷增加。信息串中的每個符號根據(jù)統(tǒng)計模型為自己定義的出現(xiàn)概率來劃分區(qū)間，概率大的符號對區(qū)間的劃分小于概率小的符號，因而編碼串中加入的位數(shù)更少。

57、解碼器接收到信息串后，根據(jù)符號的概率區(qū)間就可以逐位判別信息串所對應的符號串。可以針對未知概率分布的信源設計出能夠自適應其分布的算術編碼器，也可根據(jù)信源的統(tǒng)計特性來設計具體的算術編碼器，并且這種編碼方法可用硬件實現(xiàn)。游程編碼即是將一個相同值的連續(xù)串用游程，灰度來表示，降低了表示一個等值連續(xù)串的數(shù)據(jù)量，主要用于量化后出現(xiàn)大量等值系數(shù)的情形?；舴蚵幋a利用信源的統(tǒng)計特性進行編碼，是一種不等長最佳編碼方法?；舴蚵幋a的前提是必須知道信源的概率分

58、布，而這是很難做到的，因此一般使用大量數(shù)據(jù)進行統(tǒng)計后得到的近似分布來代替。</p><p>　　2.2.3 模型編碼</p><p>　　模型編碼技術是剛發(fā)展起來的一種很有前途的低比特率編碼方法。利用了計算機視覺和計算機圖形學中的方法和理論，其基本出發(fā)點是在編、解碼兩端分別建立起相同的模型?；谀Ｐ偷木幋a器并不壓縮實際的量化數(shù)據(jù)，而是采用一個表示景物（一般是人，人臉等）的模型，傳送的信息是

59、告訴接收方如何改變模型以匹配輸入景物（如眨眼，扭頭等）?；谀Ｐ偷慕獯a器也有一個與對應編碼器相同的模型，解碼器利用收到的數(shù)據(jù)調整其模型，然后生成供顯示的圖像?；谀Ｐ偷膱D像編碼方法利用先驗模型來抽取圖像中的主要信息，并以模型參數(shù)的形式表示他們，因此可以獲得很高的壓縮比。</p><p>　　2.2.4 分形編碼</p><p>　　分形編碼是近年來產(chǎn)生的新的圖像壓縮編碼技術，數(shù)學基礎是分形

60、幾何迭代函數(shù)系統(tǒng)理論，其出發(fā)點在于圖像不同尺度下的局部之間的相似性與其信息冗余反映在圖像整體上，但更普遍的情形是圖像的局部之間存在相似性。分形編碼的解碼過程是一個分形迭代的過程。分形編碼的基本思想是：把原始圖像分解為互不重疊的圖像區(qū)塊R，對于每個區(qū)塊尋找一個域塊，分形變換后形成它們的最佳逼近。其中域塊也是由原始圖像分割出的圖像塊，域塊的位置及分形變換的參數(shù)構成圖像的分形碼。在編碼過程中采用拼貼定理，確保在分形變換為壓縮映射的情況下，由任

61、意初始圖像經(jīng)過分形迭代產(chǎn)生的吸引子可以逼近原始圖像。分形塊編碼分為變換域分形編碼和空間域分形編碼，但這兩種方法的解碼重建圖像的主觀質量較差，在高壓縮比時存在嚴重的方塊效應。</p><p>　　2.3 運動目標檢測算法</p><p>　　目標的運動圖像序列提供了比靜止情況下更多的信息，利用圖像序列能夠檢測到單幀圖像中無法檢測到的目標。運動目標檢測的目的就是在運動圖像序列中檢測出需要關注的

62、目標。下面分析典型的運動檢測方法幀間差分法和背景差分法的算法及其優(yōu)缺點。</p><p>　　2.3.1 幀間差分法</p><p>　　幀間差分法就是在較短時間內檢查相鄰的幾幀圖像間相應像素點灰度強度的變化，變化較大的像素點被認為是由運動目標所造成的。這種方法對于場景中的光線漸變不敏感，適于動態(tài)變化的環(huán)境，且運算量相對較小。但一般不能完整的提取運動目標，且在運動實體內易產(chǎn)生空洞現(xiàn)象，從而

63、不利于下一步的分析和處理。幀間差分法可分為相鄰兩幀圖像差分和間隔數(shù)幀圖像差分。首先，利用公式2-1計算二幀圖像之間的差，得到差分后的圖像Dk(x，y)。然后根據(jù)公式2-2對差分圖像Dk(x，y)進行二值化和數(shù)學形態(tài)學濾波處理，并對結果Rk(x，y)進行區(qū)域連通性分析，當某一連通的區(qū)域的面積大于某一給定閡值，則成為檢測目標，并認為該區(qū)域就是目標的區(qū)域范圍，確定出目標的最小外接矩形。</p><p>　　k=1,2,

64、3… (2-1)</p><p>　　其中，fk (x，y)，Rk(x，y)，Dk(x，y)為視頻序列中兩幀圖像，Dk(x，y)為幀差圖像，當取1時為相鄰幀差分。（T是二值化設定閥值）</p><p>　　Background Dk(x，y) ＞T </p><p>　　Foreground Dk(x，y) ≤

65、T (2-2) </p><p>　　這種方法在使用過程中存在兩個問題：一是兩幀間目標的重疊部分不容易檢測出來，因為直接用相鄰的兩幀相減后，保留下來的部分是兩幀中相對變化的部分；二是檢測出的目標比實際的目標大一些，存在較多的偽目標點。</p><p>　　在實際應用中，上述差分法計算的差分圖像經(jīng)常包含有許多噪聲，一個簡單的噪聲消除方法是使用尺度濾波器，濾

66、除小于某一尺度的成分，但是也會將一些有用的信號濾除，比如那些來自于緩慢運動或微小運動物體的差分信號。</p><p>　　基于幀差的方法進行視頻的目標檢測的主要優(yōu)點是算法簡單，程序設計復雜度低，易于實時處理；對背景或者光線的緩慢變化不太敏感，能較快適應;對目標運動的檢測靈敏度高。</p><p>　　2.3.2 背景差分算法</p><p>　　背景差分法是利用當前

67、圖像與背景圖像的差分來檢測運動區(qū)域的一種技術，將實時視頻流中的圖像像素點灰度值與事先已存儲或實時得到的視頻背景模型中的相應值比較，不符合要求的像素點被認為是運動像素。這是視頻監(jiān)控中最常用的運動檢測方法。雖能較完整的提取運動目標，但對光照和外部條件造成的環(huán)境變化過于敏感，常常會將運動目標的陰影錯誤的檢測為其自身的一部分。背景差分法是一種有效的運動目標檢測算法。實現(xiàn)簡單，能夠完整地分割出運動目標。</p><p>　

68、　首先，利用實時獲取或者事先存儲的背景圖像序列為每個像素統(tǒng)計建模，從而得到背景模型(x，y)；然后，把當前每一幀圖像(x，y)與背景模型 (x，y)相減，進而得到圖像中偏離背景圖像較大的像素點。后續(xù)處理步驟與幀間差分法相同，直至確定出目標的最小外接矩形。</p><p><b>　　(2-4)</b></p><p>　　其中，(x，y)為某一幀圖像，(x，y)為背景

69、圖像，(x，y)為幀差圖像。如果背景是基本靜止的，只需用多幅背景圖像的統(tǒng)計平均值來完成背景圖像的估計，且能得到很好的效果。但是在有些圖像序列中，背景是個漸變的過程，因此，在實際應用中，背景差分的關鍵是設計合適的背景更新策略。只有當背景圖像選取適當時，才能準確地分割出運動物體。</p><p><b>　　(2-5)</b></p><p>　　為了以增加系統(tǒng)的自適應性

70、，得出了一個背景更新方案：</p><p><b>　　有運動</b></p><p>　　無運動 (2-6)</p><p><b>　　閥值T更新方案：</b></p><p><b>　　有運動</b></p><p>　　無運

71、動 (2-7)</p><p>　　其中η為常數(shù)因子，通常為正整數(shù)。</p><p>　　可知，利用統(tǒng)計平均方法對背景圖像進行修正，選取前N幀未出現(xiàn)目標的圖像進行背景提取，可以得到一個較為真實的背景圖像。</p><p>　　2.4 運動目標跟蹤算法</p><p>　　相關跟蹤算法對場景圖像質量要求不高，可在低信噪比條件

72、下穩(wěn)定工作，能適應較復雜場景結構的目標和背景條件，具有較強的局部抗干擾能力，能在低信噪比條件下提供最好的跟蹤性能，在成像跟蹤中占有著非常重要的地位。相關跟蹤算法是將系統(tǒng)的基準圖像在實時圖像上以不同的偏移值位移，然后根據(jù)一定的相似性度量準則對每一個偏移值下重疊的兩個圖像——基準圖像及與基準圖像同樣大小的實時圖像進行相關處理，根據(jù)判別準則和相關處理結果，判斷目標在實時圖像中的位置。相關跟蹤算法具有很好的識別能力，能有效地排除雜散紅外光的干擾

73、，可以跟蹤復雜背景中的目標，而且能在低信噪比條件下提供最好的跟蹤性能，跟蹤距離遠，可靠性高。相關跟蹤算法主要分為兩種，即特征相關匹配跟蹤算法和模板匹配跟蹤算法，本文選用的運動目標跟蹤算法是特征相關匹配跟蹤算法。</p><p>　　在已知目標的幾何尺寸、灰度、運動方向和軌跡、運動速度和加速度等特性，并且這當中的某些參數(shù)在短時間內還將保持相對穩(wěn)定的條件下，就可以利用特征相關匹配跟蹤算法可以實現(xiàn)目標的跟蹤。跟蹤時，先

74、根據(jù)前幀目標運動速度和方向，估計當前幀波門的大小和位置，然后根據(jù)前一幀及歷史數(shù)據(jù)以及目標特征的連續(xù)性和規(guī)律性，預測當前幀目標特征參數(shù)，最后在波門內，用以上特征作為匹配參數(shù)，尋找匹配誤差最小的點作為目標在當前幀的位置。如果最小匹配誤差點的匹配值大于一定閥值，則認為匹配失敗，目標丟失。如果匹配測度采用Mahalanobis距離，則匹配結果的度量計算如下：</p><p><b>　　(2-8)</b&

75、gt;</p><p>　　M是Mahalanobis距離，Wi是特征的系數(shù)矩陣，是特征的方差平方，xi是特征當前幀的值，xi是特征的滑動平均預測值。當變化緩慢時可以簡單地用過去N幀的平均值表示。目標不同，采用的目標特征也不同的，實際的場景不同、噪聲干擾不同、目標運動變化特點不同時也應當采用不同的特征參數(shù)，盡量選取那些相對穩(wěn)定而且不易受到干擾的特征量[13]。</p><p><b&

76、gt;　　2.5 本章小結</b></p><p>　　本章主要介紹了視頻信號的特點和數(shù)字圖像的編碼方法，具體說明了多種運動目標檢測算法和運動目標跟蹤算法實現(xiàn)方法，為下一章的硬件設計打下了理論基礎。</p><p>　　第3章 系統(tǒng)的硬件設計</p><p>　　3.1 視頻監(jiān)控系統(tǒng)整體設計</p><p>　　本系統(tǒng)主要由DSP

77、芯片TMS320DM642，信號采集模塊，視頻輸出模塊，存儲模塊以及外圍電路組成。DSP芯片主要完成監(jiān)控系統(tǒng)中的算法功能，并對信號采集模塊和視頻輸出模塊發(fā)送控制信號。Flash芯片保存程序代碼，作為程序存儲器使用。Flash芯片可以在線進行擦除、寫入操作，使得系統(tǒng)更易于軟件編程，同時Flash具有掉電保護作用，可以保證系統(tǒng)代碼的完整性和安全性。數(shù)據(jù)存器是SDRAM芯片，該芯片能夠快速地讀取，用以儲存采集進來的數(shù)據(jù)。攝像頭采集視頻信號并把

78、視頻信號傳送到視頻解碼器，視頻解碼器進一步把模擬視頻信號轉換成主控芯片使用的數(shù)字信號，數(shù)字信號進入DSP芯片經(jīng)過內部處理后，由視頻編碼器轉換成模擬信號，并由由顯示器顯示輸出，完成視頻信號的采集，儲存，處理和顯示。兩路串口可分別實現(xiàn)DSP同PC機及云臺的通信，以及系統(tǒng)使用標準的JTAG接口。結構如圖3-1所示：</p><p>　　圖3-1視頻監(jiān)控系統(tǒng)整體硬件結構框圖</p><p>　　攝

79、像頭工作在電子掃描狀態(tài)，對應幀頻率為50Hz。出于對數(shù)據(jù)建立時間的考慮，選用采樣頻率為 27MHz的A/D轉換器。攝像頭的讀出電路輸出的模擬信號經(jīng)A/D轉換器變換為8位的數(shù)字信號后輸入到DM642的圖像數(shù)據(jù)在DM642中完成視頻跟蹤算法處理后，通過DM642的視頻口轉換為YCbCr4:2:2格式的數(shù)字視頻信號，并輸入視頻編碼器，生成PAL或NTSC制式的復合視頻信號。在DSP子系統(tǒng)中，SDRAM作為片內存儲器的擴展，主要用作圖像處理前和

80、處理后的幀存，F(xiàn)lash則用于固化參數(shù)和代碼，并引導系統(tǒng)的啟動。在A/D與DM642的接口問題上，為了簡化電路結構，采用A/D與DM642直接連接的方式，避免了使用外部緩沖存儲器或FIFO。當DM642的CPU時鐘為600MHz時，EMIF的讀寫速度為100MHz，大大高于A/D的27MHz的輸出數(shù)據(jù)的速率，因此，DM642有充分的時間對A/D輸入的數(shù)據(jù)做出響應。視頻輸出部分是利用DM642的視頻端口和視頻編碼芯片直接連接。DM642的

81、視頻端口工作在視頻顯示模式時，它集成了一個3通道的視頻FIFO，分別用于Y，Cb，Cr信號的輸出緩沖。視頻FIFO通過</p><p>　　3.2 系統(tǒng)時鐘接口電路設計</p><p>　　DM642的PLL控制器含有硬件可配置的PLL倍頻控制器、分頻器、復位控制器。DM642的內核時鐘為600MHz，由外部50MHz有源晶振輸入，經(jīng)過PLL鎖相環(huán)12倍頻產(chǎn)生600MHz。鎖相環(huán)的倍頻系數(shù)

82、由CLKMODE0和CLKMODE1管腳邏輯狀態(tài)值決定，當我們需要選擇內核時鐘為600MHz時CLKMODE[l..0]配置為10B，CLKMODE[1..0]的配置通過電阻上拉或下拉實現(xiàn)。當頻倍因子CLKMODE1和CLKMODE0都為0時，時鐘輸入范圍CLKIN RANGE為30-75MHz，CPU時鐘頻率30-75MHz；當頻倍因子CLKMODE1為0， CLKMODE0為1時，時鐘輸入范圍CLKIN RANGE為30-75MHz

83、 ，CPU時鐘頻率為180-450 MHz；當頻倍因子CLKMODE1為1， CLKMODE0為0時，時鐘輸入范圍CLKIN RANGE為30-75MHz ，CPU時鐘頻率為360-600 MHz.</p><p>　　DM642的PLL電路結構如圖3-2所示：</p><p>　　圖3-2 TMS320DM642 PLL 模塊電路框圖</p><p>　　3.3

84、電源接口電路設計</p><p>　　本系統(tǒng)選用的DM642處理芯片，外接SV電源，在系統(tǒng)內部，需要兩種電壓：1.4V和3.3V。DSP內核供電電壓為1.4V，DSP的I/O和其他外設供電電壓為3.3V。為了避免燒壞DSP，要求在上電過程中，應當保證內核電源先上電，最遲也應與外設電源一起上電，因為，如果僅內核獲得供電，周邊外設沒有供電，對芯片不會產(chǎn)生損害，只是沒有輸入輸出能力而己。如果反過來周邊外設得到供電而內核

85、沒有加電，那么芯片緩沖驅動部分的晶體管將在一個未知狀態(tài)下工作，這是非常危險的[7]。</p><p>　　如圖3-3，3-4所示，在本設計U16單元的電源輸出有效引腳PWRGD與U17單元的SS/EN芯片電壓輸入使能端相連接，U16的PWRGD引腳的作用是在輸出端產(chǎn)生有效的輸出電壓是被置為高電平。這樣可以保證在U16單元上電產(chǎn)生內核電壓時U17使能，保證內核電源與外設電源的上電順序;關閉電源時，先關外設電源，再關

86、內核電源。</p><p>　　圖3-3 內核電源電路圖</p><p>　　電源芯片采用兩片TPS54310芯片產(chǎn)生l.4V和3.3V電源，TPS54310是Tl公司推出的集成功率MOSFET的直流/直流變換器，是IC系列SWIFT的新成員，3-6V輸入，0.9-3.3V可調輸出，連續(xù)額定電流為3A。TPS54310集成了構成同步整流BUCK型DC-DC模塊所有需要的有源器件，方便使用者

87、的開發(fā)應用。</p><p>　　圖3-4 外部電源電路圖</p><p>　　3.4 存儲器模塊電路設計</p><p>　　存儲模塊主要由 FLASHROM和SDRAM組成。 FLASHROM用于存儲系統(tǒng)運行程序和參數(shù)表，SDRAM用于存儲實時處理的兩幅圖像的信息。</p><p>　　目前，各種型號的處理芯片雖然片內存儲器容量不同，有2

88、MB、 1MB、256KB等，但都提供了具有尋址能力的外部地址總線。當內部存儲器容量不足時，就可以利用該總線實現(xiàn)與外部存儲器如SRAM（靜態(tài)隨機存儲器）、SDRAM（同步動態(tài)存儲器）、FLASH（閃存）等的連接。其中SDRAM由于容量大、價位低的特點，被廣泛采用。動態(tài)存儲中同步技術的出現(xiàn)，使得讀寫速度從以往的60-70ns提升到了目前的6-7ns，提高了近10倍。在圖像處理等需要大容量存儲器的應用場合，SDRAM可以提供非常高的性價比[

89、6]。</p><p>　　DM642支持對SDRAM的直接接口。本系統(tǒng)通過DM642的EMIFA接口外部擴展存儲器，擴展SDRAM用于存放程序和緩存數(shù)字視頻，擴展一片F(xiàn)lash用于存放固化程序。EMIFA提供了4個彼此獨立的外存接口CEx(chip enable)，為從Flash啟動，將Flash連到CE1，將SDRAM連接到CE0。SDRAM中存在一組存儲器映射寄存器，通過設置這些寄存器來完成對SDRAM的控

90、制，包括配置各個空間上的存儲器類型，設置相應的接口時序等。主要的EMIF控制寄存器有：EMIF全局控制寄存器(GBLCTL)，EMIF CE1空間控制寄存器(GB1CTL)，EMIF CE0空間控制寄存器(GB0CTL)，EMIF CE2空間控制寄存器(GB2CTL)，EMIF CE3空間控制寄存器(GB3CTL)，EMIF SDRAM擴展控制寄存器(SDCTL)和EMIF SDRAM時序控制寄存器(SDTIM)。</p>

91、<p>　　其中，全局控制寄存器對整個片外存儲空間的公共參數(shù)的進行設置，四個CE空間控制寄存器分別控制相應的存儲空間的接口參數(shù)，另外兩個SDRAM寄存器負責控制所有屬于SDRAM空間的存儲接口情況。</p><p>　　CE0CTL-CE3CTL寄存器組用于設置4個CE空間的讀寫時序，其中的MTYPE用于設置CE空間的類型和數(shù)據(jù)寬度，取值范圍0h-Fh，本設計中將CEO空間設置為64-bit的SDRA

92、M空間，因此CE0CTL的MTYPE為Dh。</p><p>　　3.4.1 SDRAM模塊電路設計</p><p>　　將CE1和CE2分別設置為8-bit和16-bit異步存儲器空間，則CE1CTL和CE2CTL的MTYPE分別為0h和lh；SDCTL和SDTIM寄存器用于設置SDRAM的屬性，時序以及一些擴展的參數(shù)。圖像采集中采用2片 HY57V283220T-7 SDRAM芯片，在

93、片外擴展了32Mbytes的SDRAM空間。DM642的EMIFA的總線寬度為64位，而所選SDRAM的數(shù)據(jù)線寬度為32位，于是將兩個SDRAM并接到數(shù)據(jù)總線。SDRAM的時鐘由DM642的AECLKOUT1引腳提供，在前面的初始化配置中將EMIFA模塊輸入時鐘選擇(AECLKIN_SEL[l:0]，此引腳與EMIF的AEA[20:19]復用，僅在復位時起作用)設為00B，選擇CPU/6時鐘速率，即100MHz，所以，AECLKOUT1

94、引腳輸出為 100MHz。如圖3-5所示，U1的數(shù)據(jù)線接64位的EMIF數(shù)據(jù)總線的低32位，U2接高32位。</p><p>　　圖3-5 存儲器模塊連接電路圖</p><p>　　本系統(tǒng)中用到的HY57V283220T-7采用的是86引腳的TSOP封裝，符合PC100規(guī)范，工作電壓3.3v，同步接口方式（所有的信號都是時鐘信號的上升沿觸發(fā)），與系統(tǒng)時鐘同步運行。此內存顆粒的架構為4Ban

95、ks*1M*32Bit，每bank行地址數(shù)目是12，列地址數(shù)目是8。</p><p>　　如圖3-5所示，12根地址信號線A[11:0]包括12個行地址RA[11:0]和8個列地址CA[7:0]，與DM642的AEA[14:3]相連，使用EMIF的 AEA 15和AEA 16與SDRAM的BA[l:0]相連，對4個Bank存儲體進行地址譯碼。字節(jié)使能管腳DQM[0..3]連接DSP的管腳BE[0..7]，其中DQ

96、M0控制DQ[0..7]字節(jié)使能，DQM1控制DQ[8..15]字節(jié)使能，DQM2控制DQ[16..23]字節(jié)使能，DQM3控制DQ[24..31]字節(jié)使能。時鐘信號輸入引腳CLK連接DSP的管腳ECLKOUT1。時鐘使能管腳CKE連接DSP的管腳SDCKE。芯片選擇管腳CS連接DSP的管腳CE0。行地址選通(RAS#)、列地址選通 (CAS#)和寫使能(WE#)都直接與EMIF上的相應引腳相連。</p><p>

97、;　　DSP EMIF和SDRAM之間是外部器件間通訊頻率最高的部分，布線的長度應該在0.5到2.5英寸之間，超過這個長度后，需要考慮信號在傳輸過程中的延遲，避免同一組數(shù)據(jù)到達目的地的時間不一致。所以在電路板布線時，要合理考慮與EMIF相連的外圍器件的布局，電路板的面積不能太大，以免外圍器件和EMIF之間的距離過遠。此外，還需要考慮EMIF和SDRAM、FlashROM、外部擴展接口之間連接的拓撲結構，以免高頻電流過沖。</p&g

98、t;<p>　　3.4.2 FLASH模塊電路設計</p><p>　　本系統(tǒng)設計有 4M Bytes的AM29LV033 Flash存儲器，映射到CE1的低地址空間，總共4M。此Flash被用來存放用戶代碼。系統(tǒng)中CE1空間被配置為8bit寬。而DM642的CE1空間可尋址的存儲器空間比Flash的尺寸小，所以CPLD中給Flash增加了3根地址線PA19，PA20，PA21，把Flash分成了8

99、頁，每頁 512K字節(jié)。當系統(tǒng)復位時，F(xiàn)lash位于第0頁。在系統(tǒng)初始化完成后，可以通過CPLD控制選頁，從而實現(xiàn)對Flash各頁的讀寫操作。</p><p>　　CPLD中控制FLASH分頁程序如下[9]：</p><p>　　module cpld(CE1，TWE，F(xiàn)LASHCS，PA，DATA_IN，ADDRESS，RESET);</p><p>　　inpu

100、t CE1;</p><p>　　input TWE;</p><p>　　output FLASHCS;</p><p>　　output [2:0] PA;</p><p>　　inout [7:0] DATA_IN;</p><p>　　input[5:0]ADDRESS;</p><p>

101、;　　input RESET;</p><p>　　reg[2:0]FLASH_OUT_TEMP;</p><p>　　reg[7:0]10_OUT_TEMP;</p><p>　　assign PA=FLASH_OUT_TEMP;</p><p>　　assign FLASHCS=(!CE1|ADDRESS[5]);</p>

102、<p>　　always@(posedge TWE or negedge RESET)</p><p><b>　　begin</b></p><p>　　if(!RESET)</p><p>　　FLASH_OUT_TEMP=3’b000;</p><p>　　else if((!CE1)&&

103、ADDRESS=’h31)</p><p>　　FLASH_OUT_TEMP=DATAesIN;</p><p><b>　　end</b></p><p><b>　　endmodule</b></p><p>　　如下圖3-6所示，其中低19位地址線A[18:0]同DSP的地址EA[21:3]相

104、連，8位數(shù)據(jù)線D[7:0]同DSP的數(shù)據(jù)ED[7:0]相連，輸出使能信號管腳OE與DSP的AOE管腳相連，輸出使能信號管腳WE同DSP的AWE管腳相連，DSP的復位信號RESET直接和Flash的復位管腳相連。Flash的片選和頁碼位信號由CPLD產(chǎn)生。</p><p>　　圖3-6 FLASH與DM642連接電路圖</p><p><b>　　1．芯片自舉方式</b>

105、;</p><p>　　在RESET信號為低的期間，AEA22、AEA21管腳上的設置值被鎖存，決定了芯片的自舉模式。利用上拉/下拉電阻可進行復位時的芯片啟動模式設置。芯片的自舉方式有三種，其加載過程如下所述：</p><p>　　（1）不加載：CPU直接開始執(zhí)行地址處的存儲器中的指令，如果是SDRAM，那么CPU掛起，等待SDRAM的初始化完成。</p><p>

106、　　（2）ROM加載:位于外部CE1空間的ROM（本系統(tǒng)為Flash）中的程序首先通過DMA/EDMA被搬入地址0處。盡管加載過程是在芯片從復位信號被釋放以后才開始的，但是當芯片仍處于復位時，就開始準備上述傳輸了。用DMA/EDMA進行的這一加載過程是一個單幀的數(shù)據(jù)塊傳輸。傳輸完成之后，CPU退出復位狀態(tài)，開始執(zhí)行地址0處的指令。用戶可以指定外部ROM的存儲寬度，EMIF自動將相鄰的8/16bit數(shù)據(jù)合成32bit的指令。ROM中的程序