版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、<p><b> 摘 要</b></p><p> 搶答器作為一種電子產品,早已廣泛應用于各種智力和知識競賽場合,是競賽問答中一種常用的必備裝置,從原理上講,它是一種典型的數字電路,電路結構形式多種多樣,可以利用簡單與非門構成,也可以利用觸發(fā)器構成,也可以利用單片機來完成。本設計是基于VHDL語言控制的八路搶答器,通過分析搶答器的工作原理,設計包括搶答程序及在相應的器件平臺上
2、完成輸入、編譯、綜合應用等不同功能的單元模塊,并具體介紹了每一單元模塊的具體設計思路與結構,利用單片機的定時器或計時器定時和計數的原理,將軟硬件有機的結合起來,使得系統(tǒng)它能夠正確的計時,同時使數碼管能夠正確的顯示時間。且在設計完成后給出仿真來增強設計的真實感。</p><p> 關鍵詞:VHDL語言;搶答器;仿真</p><p><b> Abstract</b>
3、</p><p> The contest as a kind of electronic products, has long been widely applied in all kinds of intelligence and knowledge competition situation, is a kind of common competition q&a necessary device
4、, from the principle of speaking, it is a kind of typical digital circuit, the circuit structure form varied, can use simple sr and form, also can use a flip-flop, also can use single chip microcomputer to complete. The
5、design is based on VHDL language control for 8 vies to answer first, through the analys</p><p> Keywords: VHDL language; Digital time vies to answer first device; The simulation</p><p><b>
6、; 目 錄</b></p><p><b> 第一章 引言1</b></p><p><b> 1.1 背景1</b></p><p> 1.2 VHDL語言簡介1</p><p> 第二章 設計的基本要求與要點2</p><p> 2.
7、1 八路數字計時搶答器的設計要求2</p><p> 2.2 系統(tǒng)設計要點2</p><p> 第三章 八路數字計時搶答器設計3</p><p> 3.1 工作原理3</p><p> 3.2 硬件設計中各模塊的設計4</p><p><b> 3.2.1概述4</b>&l
8、t;/p><p> 3.2.2搶答器鑒別模塊4</p><p> 3.2.3譯碼模塊5</p><p> 3.2.4定時器模塊5</p><p> 3.2.5報警模塊5</p><p> 3.3 單元電路VHDL設計6</p><p> 3.3.1VHDL實體設計6</
9、p><p> 3.3.2關于VHDL構造體的設計部分6</p><p> 3.3.3譯碼模塊VHDL程序7</p><p> 3.3.4定時模塊VHDL程序8</p><p> 3.3.5報警模塊VHDL程序9</p><p> 第四章 仿真驗證11</p><p> 4.1
10、 仿真驗證11</p><p> 4.2 設計電路各模塊仿真圖11</p><p> 4.2.1搶答鑒別模塊仿真及元件圖11</p><p> 4.2.2譯碼模塊仿真及元件圖12</p><p> 4.2.3計數模塊仿真及元件圖12</p><p> 4.2.4報警模塊仿真及元件圖13</p
11、><p> 第五章 心得與體會14</p><p> 參 考 文 獻15</p><p><b> 第一章 引言</b></p><p><b> 1.1 背景</b></p><p> 搶答器是舉辦各種娛樂活動、開展智力競賽時常用的一種設備。搶答器有很多設計方
12、法,既可用傳統(tǒng)的集成電路PCB(印制電路板)、單片機也可用PLD可編程邏輯器件)進行設計。VHDL語言是目前最常用的硬件描述語言之一,具有諸如功能強大、設計靈活;支持廣泛、易于修改;強大的系統(tǒng)硬件描述能力;很強的移植能力,易于復用和共享等特點?;诔咚偌呻娐酚布枋稣Z言VHDL的方法采用PLD進行設計可以靈活、快速地設計出符合要求的各種搶答器,并運用電子設計自動化EDA技術進行設計的仿真,實現設計流程的快速化、自動化。VHDL所支持
13、的各種設計方法既包括自底向上的設計,又包括自頂向下的設計;不僅可進行模塊化設計,而且可進行層次化設計。由于VHDL語言具有這種特點,從而更加容易實現自頂向下的現代數字系統(tǒng)設計方法。我所設計的數字智能搶答器以復雜可編程邏輯器件CPLD為核心,以VHDL 語言設計而成。不僅可實現八路搶答、數顯等基本功能,而且還有倒計時控制(回答問題時間控制)功能,該系統(tǒng)采用的自頂向下的模塊化設計方法,提高了系統(tǒng)的整體性能,使得電路簡單、工作可靠、操作維護簡
14、便。</p><p> 1.2 VHDL語言簡介</p><p> VHDL的英文全名Very-High-Speed Integrated Circuit Hardware Description Language,被IEEE和美國國防部確認為標準硬件描述語言。它被公認有眾多優(yōu)點,如設計靈活、支持廣泛、易于修改,獨立于器件設計。</p><p> VHDL主要
15、用于描述數字系統(tǒng)的結構、行為功能和接口。其程序結構特點是將一個電路模塊或一個系統(tǒng)分成實體(外部端口)和構造體(內部功能算法實現)兩部分實現。就一個電路模塊或者數字系統(tǒng)而言,如果定義了外部端口,一旦內部功能算法完成,其他系統(tǒng)可以直接依據外部端口去調用該電路模塊或數字系統(tǒng),而不用知道其內部結構和算法。除了含有許多具有硬件特征的語句外,VHDL的語言形式、描述風格以及語法是十分類似于一般的計算機高級語言。</p><p&g
16、t; 第二章 設計的基本要求與要點</p><p> 2.1 八路數字計時搶答器的設計要求</p><p> 根據搶答要求,系統(tǒng)所需實現的功能如下基本要求: </p><p> 1.智能搶答器供8名選手或8個代表隊使用,分別用8個按鈕s0~s7表示。</p><p> 2.設置一個由主持人控制的搶答控制和系統(tǒng)清除開關S。</
17、p><p> 3.具備鎖存與顯示功能。即選手按下按鈕就鎖存相應的編號,并在LED數碼管上顯示。選手搶答時是優(yōu)先鎖存的,首先按鈕的選手其編號一直保持到主持人清除系統(tǒng)為止。</p><p> 4.搶答器的定時搶答的功能是:主持人設定搶答時間(如30秒),按下“開始”按鈕從而定時器開始倒計時。各隊選手在搶答時間內按下按鈕,若搶答有效,則定時器停止計時,從而顯示器顯示出選手搶答時間和編號,直到主持
18、人將其清除。若到達定時時間仍無人搶答,則此次搶答失敗,定時器顯示00。</p><p> 2.2 系統(tǒng)設計要點</p><p> 系統(tǒng)設計主要包括硬件和軟件兩大部分,依據控制系統(tǒng)的工作原理和技術性能,將硬件和軟件分開設計。硬件設計部分包括電路原理圖的設計、元器件的選擇、線路圖的繪制,然后對硬件進行調試、測試,以達到設計要求。軟件設計部分,首先在總體設計中完成系統(tǒng)總框圖和各模塊的功能設計
19、,擬定詳細的工作計劃;然后進行具體設計,包括各模塊的流程圖,選擇合適的編程語言和工具,進行代碼設計等;最后是對軟件進行調試、測試,達到所需功能要求。</p><p> 在系統(tǒng)設計中設計方法的選用是系統(tǒng)設計能否成功的關鍵。硬件電路是采用結構化系統(tǒng)設計方法,該方法保證設計電路的標準化、模塊化。硬件電路的設計最重要的選擇用于控制的單片機,并確定與之配套的外圍芯片,使所設計的系統(tǒng)既經濟又高性能。硬件電路設計還包括輸入輸
20、出接口設計,詳細電路圖的繪制,并標出芯片的型號、器件參數值,根據電路圖在仿真機上進行調試,如若發(fā)現設計不當之處及時修改,最終達到設計目的。軟件設計的方法與開發(fā)環(huán)境的選取有著直接的關系,系統(tǒng)軟件設計采用模塊化系統(tǒng)設計方法,先編寫各個功能模塊子程序,然后進行組合與調整,經過調試后,達到設計功能要求。</p><p> 第三章 八路數字計時搶答器設計</p><p><b> 3
21、.1 工作原理</b></p><p> 若接通電源,主持人將開關撥到"清除"位置,搶答器處于禁止狀態(tài),LED顯示器滅燈,設定時間顯示在定時器上;主持人按下“開始”按鈕,從而搶答器開始工作,定時器進行倒計時,揚聲器發(fā)出提示。選手在倒計時過程中進行搶答。其完成的任務有:揚聲器提示、編號顯示、編號鎖存、優(yōu)先判斷。一輪搶答完后,定時器完成定時工作,進行鎖存、在定時器上顯示出剩余時間。若
22、想進行下次搶答須由主持人按動"清除"和"開始"開關。</p><p> a) 用脈沖振蕩電路產生標準時鐘信號,為系統(tǒng)提供CLK信號,可由相關電路及石英晶體構成,放在CPLD外實現。</p><p> b) 由解鎖開關按鍵Reset實現主持人對電路的控制,當按下按鍵時低電平有效。</p><p> c) 由開關陣列實現8人
23、搶答電路,有8個上拉電阻、8個按鍵,當按下按鍵時為低電平有效。</p><p> d) 蜂鳴器報警電路,送高、低電平時,蜂鳴器發(fā)出嗡鳴。</p><p> e) 用3個共陰極LED(發(fā)光二極管)和74LS245(驅動器)來實現數碼顯示電路,放在CPLD外,分別顯示搶答選手號等。</p><p> f) CPLD的內部設計是倒計時搶答器設計的核心部分。鎖存模塊、
24、編碼模塊、分頻模塊、鎖存/解鎖及定時控制模塊、顯示譯碼驅動模塊等模塊是其內部功能模塊。用自頂向下的模塊化方法進行CPLD內部設計,各模塊設計用VHDL語言實現,將電路的硬件設計轉化為軟件設計。而CPLD內部設計的核心是CPLD內部模塊中的鎖存/解鎖及定時控制模塊的設計,主要起鎖存/解鎖控制作用。顯示譯碼驅動模塊采用掃描譯碼形式,也就是讓LED輪流顯示,當掃描速度夠快時看起來就像是LED同時在顯示。如果采用傳統(tǒng)的譯碼電路輸出與LED的輸入
25、之間的獨立連接形式,則占用過多的CPLD資源,增加了硬件部分設計的難度。此設計中掃描譯碼控制的時鐘信號由分頻模塊產生,選用512Hz。</p><p> 圖3-1 8路搶答器控制系統(tǒng)結構框圖</p><p> 圖3-2 8路搶答器原理圖</p><p> 3.2 硬件設計中各模塊的設計</p><p><b> 3.2.
26、1概述</b></p><p> 搶答器的邏輯結構主要由搶答鑒別鎖存模塊、定時模塊、譯碼模塊和報警器模塊組成。在整個搶答器中最關鍵的是如何實現搶答封鎖,在控制鍵按下的同時計數器倒計時顯示有效剩余時間。除此之外,整個搶答器還需有一個“復位開始”信號,以便搶答器能實現清零和開始。搶答器共有3個輸出顯示,選手代號、計數器的個位和十位,他們輸出全都為BCD碼輸出,這樣便于和顯示譯碼器連接。當主持人按住控制鍵
27、、選手按下搶答鍵蜂鳴器短暫響起。</p><p> 3.2.2搶答器鑒別模塊</p><p> 在這個模塊中主要實現搶答過程中的搶答功能,并且能實現當有一路搶答按鍵按下時,該路搶答信號能將其余各路搶答封鎖的功能。在這個模塊輸入端有WARN輸入(以時間控制系統(tǒng)的WARN輸出信號為信號源)、一個和“時間控制系統(tǒng)”公用的CLEAR端、8人搶答輸入信號端S0,S1,S2,S3,S4,S5,S6
28、,S7和有一個時鐘信號端CLK,這個時鐘信號是個高頻信號,用以掃描S0,S1,S2,S3,S4,S5,S6,S7是否有信號輸入。輸出端有對應于8個編號的8個指示燈LED和8線2進制輸出端STATES(用于鎖存當前的狀態(tài)),還有一個STOP端用于指示S0,S1,S2,S3,S4,S5,S6,S7按鈕狀態(tài)(控制計時器停止)。在此模塊中高頻時鐘信號一直作用,此時,若主持人按下CLEAR即為開始搶答信號,所有輸出端都自動清零。在有效時間范圍(N
29、秒)內只要有人搶答,STOP就有高電平輸出至“時間控制系統(tǒng)”的STOP端以控制倒計時的停止,并且對應的LED指示燈點亮,STATES鎖存輸出到譯碼顯示模塊,用以顯示優(yōu)先搶答人的組號,并鎖定輸入端S以阻止系統(tǒng)響應其他搶答者的信號。當有效時間到了之后還沒有人搶答,則記時模</p><p><b> 3.2.3譯碼模塊</b></p><p> 將搶答過程中鎖存的BCD
30、碼轉換成7段碼用于LED的顯示。</p><p> 3.2.4定時器模塊</p><p> 這個模塊的輸入端有時鐘信號CLK、系統(tǒng)復位信號CLEAR和一個STOP輸入信號;輸出端有時間狀態(tài)顯示信號高位HIGH和低位LOW,無人搶答時計時中止警報信號WARN。</p><p> 這個模塊中主要實現搶答過程中的計時功能,在搶答開始后進行N秒的倒計時,并且在N秒倒計
31、時后無人搶答的情況下顯示超時并輸出信號至WARN報警,或者只要N秒內有人搶答,由搶答鑒別模塊輸出的STOP信號控制停止計時,并顯示優(yōu)先搶答者的搶答時刻,輸出一個信號經WARN傳至“搶答鑒別系統(tǒng)”,鎖存不再讓選手搶答。</p><p><b> 3.2.5報警模塊</b></p><p> 在這個模塊中主要實現搶答過程中的報警功能,當主持人按下控制鍵,有限時間內(N
32、秒內)有人搶答或是倒計時到了之后蜂鳴器開始報警,輸出SOUND有效電平為高。</p><p> 3.3 單元電路VHDL設計</p><p> 3.3.1VHDL實體設計</p><p> 在端口處共設計8個輸出端口和10個輸入端口。其中主持人控制端口(1個)、脈沖端口(1個)、8人搶答端口是其輸入端口部分。而8字管輸出管端口和蜂鳴器輸出端口(1個)是其輸出端
33、口部分。下面的VHDL代碼為8路搶答器實體部分代碼:</p><p> ENTITY barenqiangda IS</p><p> PORT(s: IN STD_LOGIC_VECTOR(7downto 0); [對八人搶答的輸入端口進行定義]</p><p> reset,clk: IN STD_LOGIC; [對主持人復位和脈沖端口進行定義]</
34、p><p> a: OUT STD_LOGIC_VECTOR(0downto6); [對8字管輸出端口進行定義]</p><p> bell: OUT STD_LOGIC); [對蜂鳴器輸出端口進行定義]</p><p> END barenqiangda;</p><p> 3.3.2關于VHDL構造體的設計部分</p>
35、<p> 以并行處理語句--進程(PROCESS)語句為基本語句的8 路搶答器實體部分, 其程序以脈沖、復位和8人搶答信號為敏感信號,當其有變化時,進程被激活,從而內部語句按順序開始執(zhí)行。</p><p> 構造體部分的VHDL語言代碼:</p><p> ARCHITECTURE a OF barenqiangda IS</p><p> SIG
36、NAL g: STD_LOGIC_VECTOR(7downto0); [對信號進行定義]</p><p> SIGNAL b: STD_LOGIC;</p><p><b> BEGIN</b></p><p> PROCESS (s,reset,clk) [并行語句,三個敏感信號]</p><p><b&g
37、t; BEGIN</b></p><p> IF(reset='1') THEN [判斷主持人復位鍵是否啟動,若啟動,則清零]</p><p><b> h<='0';</b></p><p> g<="00000000";</p><p&g
38、t; ELSIF(clk'EVENT AND clk=' 1' ) THEN</p><p> IF(s(7)='1'OR g(0)='1') AND NOT(g(1)='1'ORg(2)='1'ORg(3)='1'ORg(4)='1'ORg(5)='1'ORg(6)=
39、9;1'ORg(7)='1')[判斷按鍵1按下與否]</p><p> THEN g(0)<='1'; [鎖存按鍵1狀態(tài)]</p><p><b> END IF;</b></p><p> ?? [按鍵2-7狀態(tài)代碼略]</p><p> IF(s(7)='
40、1' OR g(7)=' 1' ) AND NOT(g(0)=' 1' OR g(1)=' 1' OR g(2)=' 1' OR g(3)=' 1' OR g(4)=' 1' OR g(5)=' 1'OR g(6)=' 1' ) [判斷按鍵8按下與否]</p><p> THE
41、N g(7)<=' 1' ; [鎖存按鍵狀態(tài)]</p><p><b> END IF;</b></p><p> h<=s(0)OR s(1)OR s(2)OR s(3)OR s(4)OR s(5)OR s(6)OR s(7);</p><p><b> END IF;</b></
42、p><p> END PROCESS;</p><p> Bell<=b; [蜂鳴器輸出]</p><p> a<="0000110"WHEN g="00000001"ELSE[數碼管輸出顯示1]</p><p> ?? [數碼2-7輸出代碼略]</p><p>
43、 "1111111"WHEN g="10000000"ELSE [數碼管輸出顯示8]</p><p> "1111110";</p><p><b> END a;</b></p><p> 3.3.3譯碼模塊VHDL程序</p><p> 將搶答過程
44、中鎖存的BCD碼轉換成7段碼用于LED的顯示。</p><p> LIBRARY IEEE;</p><p> USE IEEE.STD_LOGIC_1164.ALL;</p><p> USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p> ENTITY CODE IS</p><p&
45、gt; PORT(INSTATES: IN STD_LOGIC_VECTOR(7 DOWNTO 0);</p><p> QOUT: OUT STD_LOGIC_VECTOR(7DOWNTO 0));</p><p><b> END CODE;</b></p><p> ARCHITECTURE TWO OF CODE IS</
46、p><p><b> BEGIN</b></p><p> PROCESS(INSTATES)</p><p><b> BEGIN</b></p><p> CASE INSTATES IS</p><p> WHEN "0000"=>QOU
47、T<="0111111"; </p><p> WHEN "0001"=>QOUT<="0000110"; </p><p> WHEN "0010"=>QOUT<="1011011"; &l
48、t;/p><p> WHEN "0011"=>QOUT<="1001111"; </p><p> WHEN "0100"=>QOUT<="1100110"; </p><p> WHEN "0101"
49、;=>QOUT<="1101101"; </p><p> WHEN "0110"=>QOUT<="1111101"; </p><p> WHEN "0111"=>QOUT<="0000111";
50、 </p><p> WHEN "1000"=>QOUT<="1111111"; </p><p> WHEN OTHERS=>QOUT<="0000000";</p><p><b> END CASE;</b>&
51、lt;/p><p> END PROCESS;</p><p> END ARCHITECTURE TWO;</p><p> 3.3.4定時模塊VHDL程序</p><p> 這個模塊的輸入端有時鐘信號CLK、系統(tǒng)復位信號CLEAR和一個STOP輸入信號;輸出端有秒時間狀態(tài)顯示信號高位HIGH和低位LOW,無人搶答時計時中止警報信號WA
52、RN。</p><p> 這個模塊中主要實現搶答過程中的計時功能,在搶答開始后進行N秒的倒計時,并且在N秒倒計時后無人搶答的情況下顯示超時并輸出信號至WARN報警,或者只要N秒內有人搶答,由搶答鑒別模塊輸出的STOP信號控制停止計時,并顯示優(yōu)先搶答者的搶答時刻,輸出一個信號經WARN傳至“搶答鑒別系統(tǒng)”,鎖存不再讓選手搶答。</p><p> LIBRARY IEEE;</p&g
53、t;<p> USE IEEE.STD_LOGIC_1164.ALL;</p><p> USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p> ENTITY COUNT IS</p><p> PORT(CLK,CLEAR,STOP:IN STD_LOGIC;</p><p> WARN:
54、OUT STD_LOGIC;</p><p> HIGH,LOW:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));</p><p> END COUNT;</p><p> ARCHITECTURE THREE OF COUNT IS</p><p> SIGNAL HS:STD_LOGIC_VECTOR(7 DO
55、WNTO 0);</p><p> SIGNAL LS:STD_LOGIC_VECTOR(7DOWNTO 0);</p><p><b> BEGIN</b></p><p> PROCESS(CLK)</p><p><b> BEGIN</b></p><p>
56、 IF CLEAR='1' THEN</p><p> HS<="1001";LS<="1001";WARN<='0';</p><p> ELSIF CLK'EVENT AND CLK='1' THEN</p><p><b> LS&
57、lt;=LS-1;</b></p><p> IF LS="0000" THEN</p><p> LS<="1001";HS<=HS-1;</p><p> IF HS="0000" AND LS="0000" THEN</p><p&
58、gt; WARN<='1';HS<="0000";LS<="0000";</p><p> IF STOP='1' THEN</p><p><b> HS<=HS;</b></p><p><b> LS<=LS;</
59、b></p><p> WARN<='1';</p><p> END IF; </p><p><b> END IF;</b></p><p><b> END IF;</b></p><p><b> END
60、 IF;</b></p><p> HIGH<=HS;LOW<=LS;</p><p> END PROCESS;</p><p> END ARCHITECTURE THREE; </p><p> 3.3.5報警模塊VHDL程序</p><p> 在這個模塊中主要實現搶答過程中的報
61、警功能,當主持人按下控制鍵,有限時間內(N秒內)有人搶答或是倒計時到了之后蜂鳴器開始報警,輸出SOUND有效電平為高。</p><p> LIBRARY IEEE;</p><p> USE IEEE.STD_LOGIC_1164.ALL;</p><p> ENTITY ALARM IS</p><p> PORT(CLEAR,WA
62、RN:IN STD_LOGIC;</p><p> SOUND:OUT STD_LOGIC);</p><p><b> END ;</b></p><p> ARCHITECTURE FOUR OF ALARM IS</p><p><b> BEGIN</b></p>&l
63、t;p> PROCESS(WARN,CLEAR)</p><p><b> BEGIN</b></p><p> IF CLEAR='1' THEN SOUND<='0';</p><p> ELSIF WARN='1' THEN</p><p> S
64、OUND<='1';</p><p> ELSE SOUND<='0';</p><p><b> END IF;</b></p><p> END PROCESS;</p><p><b> END ;</b></p><p&
65、gt;<b> 第四章 仿真驗證</b></p><p><b> 4.1 仿真驗證</b></p><p> 編譯成功后進行仿真,驗證設計的可行性。首先建立波形文件,在波形文件中加入仿真所需的輸入輸出變量,并將信號結點成組,以方便查看仿真結果。進而選擇仿真的時間長度、仿真的時間間隔,并合理設置輸入變量的取值等。建好波形文件并存盤后,選擇
66、菜單,進行仿真操作,成形后根據所顯示的仿真波形,進行設計驗證。圖4-1中從波形來看,此設置使得輸出各變量的值均滿足要求,驗證本設計的思路及程序是正確的。可按圖4-1仿真波形的驗證方法,依次對其他各模塊進行波形仿真,驗證其設計的正確性,就不在此依次驗證了。</p><p> 4.2 設計電路各模塊仿真圖</p><p> 4.2.1搶答鑒別模塊仿真及元件圖</p><
67、p> 圖4-1 搶答鑒別仿真圖</p><p> 圖4-2 搶答鑒別元件圖</p><p> 4.2.2譯碼模塊仿真及元件圖</p><p> 圖4-3 譯碼模塊仿真圖</p><p> 圖4-4 譯碼模塊元件圖</p><p> 4.2.3計數模塊仿真及元件圖</p><
68、p> 圖4-5 計時模塊仿真圖</p><p> 圖4-6 計數元件圖</p><p> 4.2.4報警模塊仿真及元件圖</p><p> 圖4-7 報警模塊仿真圖</p><p> 圖4-8 報警模塊元件圖</p><p> 第五章 心得與體會</p><p>
69、VHDL語言設計的出現從根本上改變了之前建立于數字電路之上的設計方式, 使電路由硬件設計轉變?yōu)檐浖O計,使VHDL語言的編程設計成為電子設計的核心,進而降低了電路的復雜程度,提高設計的靈活性,也方便了修改。而且由于整個設計多數借助電腦的輔助來完成,進而降低了設計風險,減少了設計費用,并從此縮短了設計周期。這種數字系統(tǒng)的設計可以根據系統(tǒng)的行為功能要求,直接面向用戶的需求,自上至下地逐層完成相應的描述、綜合、優(yōu)化、仿真與驗證,直到生成器件,
70、體現了EDA 的自動化特點。搶答器將鎖存器、編碼器、譯碼器和顯示器綜合到一個電路中。報警電路、搶答電路在實驗室進行了實驗驗證,并對部分電路用軟件進行了仿真。這種數字系統(tǒng)的設計可以直接面向用戶需求,根據系統(tǒng)的行為功能要求,自上至下地逐層完成相應的描述、綜合、優(yōu)化、仿真與驗證,直到生成器件,體現了EDA的自動化特點。實驗結果證明,該電路設計合理,具有比較可靠的工作方式和很強的適應性。該電路的仿真部分可作為類似設計的參考。</p>
71、<p> 通過本次畢業(yè)論文設計來學習集成開發(fā)軟件MaxPlusⅡ的使用及設計過程。熟悉掌握VHDL硬件描述語言設計方法。并根據給定要求設計數字電路,加深對軟硬件的掌握與應用。</p><p><b> 參 考 文 獻</b></p><p> 劉開緒.數字式搶答器的設計與實現[J].電子工程師.2005,9:69- 71.</p>&
72、lt;p> 羅苑棠.CPLD/FPGA常用模塊與綜合系統(tǒng)設計實例精講[M].北京:電子工業(yè)出版社,2007.</p><p> 齊向東.多功能數字顯示搶答器[J].黃石高等專科學院學報,1996.</p><p> 趙明富.EDA 技術基礎[M].北京:北京大學出版社,2007.</p><p> 趙俊超.集成電路設計VHDL教程[M].北京:北京希望
73、電子出版社,2002.</p><p> 李國洪.沈明山.可編程邏輯器件EDA技術與實踐,機械工業(yè)出版社</p><p> 黃仁欣.EDA技術實用教程,清華大學出版社</p><p> 李國洪.沈明山.可編程邏輯器件EDA技術與實踐,機械工業(yè)出版社</p><p> 江國強.EDA技術習題與實驗,電子工業(yè)出版社 </p>
74、<p> 黃仁欣.EDA技術實用教程,清華大學出版社</p><p> 大學本科生畢業(yè)設計(論文)撰寫規(guī)范</p><p> 本科生畢業(yè)設計(論文)是學生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學術資料。它既是本科學生開始從事工程設計、科學實驗和科學研究的初步嘗試,也是學生在教師的指導下,對所進行研究的適當表述,還是學生畢業(yè)及學位資格認定的重要依據。畢業(yè)論文撰寫是本
75、科生培養(yǎng)過程中的基本訓練環(huán)節(jié)之一,應符合國家及各專業(yè)部門制定的有關標準,符合漢語語法規(guī)范。指導教師應加強指導,嚴格把關。</p><p><b> 1、論文結構及要求</b></p><p> 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻、致謝和附錄等幾部分。</p><p><b> 1.1 題目</b>
76、</p><p> 論文題目應恰當、準確地反映論文的主要研究內容。不應超過25字,原則上不得使用標點符號,不設副標題。</p><p> 1.2 摘要與關鍵詞</p><p><b> 1.2.1 摘要</b></p><p> 本科生畢業(yè)設計(論文)的摘要均要求用中、英兩種文字給出,中文在前。</p>
77、;<p> 摘要應扼要敘述論文的研究目的、研究方法、研究內容和主要結果或結論,文字要精煉,具有一定的獨立性和完整性,摘要一般應在300字左右。摘要中不宜使用公式、圖表,不標注引用文獻編號,避免將摘要寫成目錄式的內容介紹。</p><p><b> 1.2.2 關鍵詞</b></p><p> 關鍵詞是供檢索用的主題詞條,應采用能覆蓋論文主要內容的通
78、用技術詞條(參照相應的技術術語標準),一般列3~5個,按詞條的外延層次從大到小排列,應在摘要中出現。</p><p><b> 1.3 目錄</b></p><p> 目錄應獨立成頁,包括論文中全部章、節(jié)的標題及頁碼。</p><p><b> 1.4 論文正文</b></p><p> 論
79、文正文包括緒論、論文主體及結論等部分。</p><p><b> 1.4.1 緒論</b></p><p> 緒論一般作為論文的首篇。緒論應說明選題的背景、目的和意義,國內外文獻綜述以及論文所要研究的主要內容。</p><p> 文管類論文的緒論是畢業(yè)論文的開頭部分,一般包括說明論文寫作的目的與意義,對所研究問題的認識以及提出問題。緒論只
80、是文章的開頭,不必寫章號。</p><p> 畢業(yè)設計(論文)緒論部分字數不多于全部論文字數的1/4。</p><p> 1.4.2 論文主體</p><p> 論文主體是論文的主要部分,要求結構合理,層次清楚,重點突出,文字簡練、通順。論文主體的內容要求參照《大學本科生畢業(yè)設計(論文)的規(guī)定》第五章。</p><p> 論文主體各章
81、后應有一節(jié)“本章小結”。</p><p><b> 1.4.3 結論</b></p><p> 結論作為單獨一章排列,但不加章號。</p><p> 結論是對整個論文主要成果的歸納,要突出設計(論文)的創(chuàng)新點,以簡練的文字對論文的主要工作進行評價,一般為400~1 000字。</p><p><b>
82、1.5 參考文獻</b></p><p> 參考文獻是論文不可缺少的組成部分,它反映了論文的取材來源和廣博程度。論文中要注重引用近期發(fā)表的與論文工作直接有關的學術期刊類文獻。對理工類論文,參考文獻數量一般應在15篇以上,其中學術期刊類文獻不少于8篇,外文文獻不少于3篇;對文科類、管理類論文,參考文獻數量一般為10~20篇,其中學術期刊類文獻不少于8篇,外文文獻不少于3篇。</p>&l
83、t;p> 在論文正文中必須有參考文獻的編號,參考文獻的序號應按在正文中出現的順序排列。</p><p> 產品說明書、各類標準、各種報紙上刊登的文章及未公開發(fā)表的研究報告(著名的內部報告如PB、AD報告及著名大公司的企業(yè)技術報告等除外)不宜做為參考文獻引用。但對于工程設計類論文,各種標準、規(guī)范和手冊可作為參考文獻。</p><p> 引用網上參考文獻時,應注明該文獻的準確網頁地
84、址,網上參考文獻不包含在上述規(guī)定的文獻數量之內。</p><p><b> 1.6 致謝</b></p><p> 對導師和給予指導或協(xié)助完成論文工作的組織和個人表示感謝。內容應簡潔明了、實事求是,避免俗套。</p><p><b> 1.7 附錄</b></p><p> 如開題報告、文獻
85、綜述、外文譯文及外文文獻復印件、公式的推導、程序流程圖、圖紙、數據表格等有些不宜放在正文中,但有參考價值的內容可編入論文的附錄中。</p><p><b> 2、論文書寫規(guī)定</b></p><p> 2.1 論文正文字數</p><p> 理工類 論文正文字數不少于20 000字。</p><p> 文管類
86、 論文正文字數12 000-20 000字。其中漢語言文學專業(yè)不少于7 000字。</p><p> 外語類 論文正文字數8 000-10 000個外文單詞。</p><p> 藝術類 論文正文字數3 000~5 000字。</p><p><b> 2.2 論文書寫</b></p><p> 本科生畢業(yè)論文
87、用B5紙計算機排版、編輯與雙面打印輸出。</p><p> 論文版面設置為:畢業(yè)論文B5紙、縱向、為橫排、不分欄,上下頁邊距分別為2.5cm和2cm,左右頁邊距分別為2.4cm和2cm,對稱頁邊距、左側裝訂并裝訂線為0cm、奇偶頁不同、無網格。論文正文滿頁為29行,每行33個字,字號為小四號宋體,每頁版面字數為957個,行間距為固定值20磅。</p><p> 頁眉。頁眉應居中置于頁面
88、上部。單數頁眉的文字為“章及標題”;雙數頁眉的文字為“大學本科生畢業(yè)設計(論文)”。頁眉的文字用五號宋體,頁眉文字下面為2條橫線(兩條橫線的長度與版芯尺寸相同,線粗0.5磅)。頁眉、頁腳邊距分別為1.8cm和1.7cm。</p><p> 頁碼。頁碼用小五號字,居中標于頁面底部。摘要、目錄等文前部分的頁碼用羅馬數字單獨編排,正文以后的頁碼用阿拉伯數字編排。</p><p><b&g
89、t; 2.3 摘要</b></p><p> 中文摘要一般為300字左右,外文摘要應與中文摘要內容相同,在語法、用詞和書寫上應正確無誤,摘要頁勿需寫出論文題目。中、外文摘要應各占一頁,編排裝訂時放置正文前,并且中文在前,外文在后。</p><p><b> 2.4 目錄</b></p><p> 目錄應包括論文中全部章節(jié)的標
90、題及頁碼,含中、外文摘要;正文章、節(jié)題目;</p><p> 參考文獻;致謝;附錄。</p><p> 正文章、節(jié)題目(理工類要求編寫到第3級標題,即□.□.□。文科、管理類可視論文需要進行,編寫到2~3級標題。)</p><p><b> 2.5 論文正文</b></p><p> 2.5.1 章節(jié)及各章標題&
91、lt;/p><p> 論文正文分章、節(jié)撰寫,每章應另起一頁。</p><p> 各章標題要突出重點、簡明扼要。字數一般在15字以內,不得使用標點符號。標題中盡量不用英文縮寫詞,對必須采用者,應使用本行業(yè)的通用縮寫詞。</p><p><b> 2.5.2 層次</b></p><p> 層次以少為宜,根據實際需要選擇
92、。層次代號格式見表1和表2。</p><p> 表1 理工類論文層次代號及說明</p><p> ↑ ↑</p><p> 版心左邊線 版心右邊線</p><p> 表2 文管類論文層次代號及說明<
93、;/p><p> ↑ ↑</p><p> 版心左邊線 版心右邊線</p><p> 各層次題序及標題不得置于頁面的最后一行(孤行)。</p><p><b> 2.6 參考
94、文獻</b></p><p> 正文中引用文獻標示應置于所引內容最末句的右上角,用小五號字體。所引文獻編號用阿拉伯數字置于方括號“[ ]”中,如“二次銑削[1]”。當提及的參考文獻為文中直接說明時,其序號應該與正文排齊,如“由文獻[8,10~14]可知”。</p><p> 經濟、管理類論文引用文獻,若引用的是原話,要加引號,一般寫在段中;若引的不是原文只是原意,文前只需用
95、冒號或逗號,而不用引號。在參考文獻之外,若有注釋的話,建議采用夾注,即緊接文句,用圓括號標明。</p><p> 不得將引用文獻標示置于各級標題處。</p><p> 參考文獻書寫格式應符合GB7714-1987《文后參考文獻著錄規(guī)則》。常用參考文獻編寫項目和順序應按文中引用先后次序規(guī)定如下:</p><p><b> 著作圖書文獻</b>
96、;</p><p> 序號└─┘作者.書名(版次).出版地:出版者,出版年:引用部分起止頁</p><p><b> 第一版應省略</b></p><p><b> 翻譯圖書文獻</b></p><p> 序號└─┘作者.書名(版次).譯者.出版地: 出版者,出版年:引用部分起止頁</
97、p><p><b> 第一版應省略</b></p><p><b> 學術刊物文獻</b></p><p> 序號└─┘作者.文章名.學術刊物名.年,卷(期):引用部分起止頁</p><p><b> 學術會議文獻</b></p><p> 序號└
98、─┘作者.文章名.編者名.會議名稱,會議地址,年份.出版地,出版者,</p><p> 出版年:引用部分起止頁</p><p><b> 學位論文類參考文獻</b></p><p> 序號└─┘研究生名.學位論文題目.出版地.學校(或研究單位)及學位論文級別.答</p><p> 辯年份:引用部分起止頁 <
99、/p><p> 西文文獻中第一個詞和每個實詞的第一個字母大寫,余者小寫;俄文文獻名第一個詞和專有名詞的第一個字母大寫,余者小寫;日文文獻中的漢字須用日文漢字,不得用中文漢字、簡化漢字代替。文獻中的外文字母一律用正體。</p><p> 作者為多人時,一般只列出前3名作者,不同作者姓名間用逗號相隔。外文姓名按國際慣例,將作者名的縮寫置前,作者姓置后。</p><p>
100、 學術會議若出版論文集者,可在會議名稱后加上“論文集”字樣。未出版論文集者省去“出版者”、“出版年”兩項。會議地址與出版地相同者省略“出版地”。會議年份與出版年相同者省略“出版年”。</p><p> 學術刊物文獻無卷號的可略去此項,直接寫“年,(期)”。</p><p> 參考文獻序號頂格書寫,不加括號與標點,其后空一格寫作者名。序號應按文獻在論文中的被引用順序編排。換行時與作者名
101、第一個字對齊。若同一文獻中有多處被引用,則要寫出相應引用頁碼,各起止頁碼間空一格,排列按引用順序,不按頁碼順序。</p><p> 參考文獻書寫格式示例見附錄1。</p><p><b> 2.7 名詞術語</b></p><p> 科技名詞術語及設備、元件的名稱,應采用國家標準或部頒標準中規(guī)定的術語或名稱。標準中未規(guī)定的術語要采用行業(yè)通
102、用術語或名稱。全文名詞術語必須統(tǒng)一。一些特殊名詞或新名詞應在適當位置加以說明或注解。</p><p> 文管類專業(yè)技術術語應為常見、常用的名詞。</p><p> 采用英語縮寫詞時,除本行業(yè)廣泛應用的通用縮寫詞外,文中第一次出現的縮寫詞應該用括號注明英文全文。</p><p><b> 2.8 計量單位</b></p>&l
103、t;p> 物理量計量單位及符號一律采用《中華人民共和國法定計量單位》(GB3100~3102—1993,見附錄2),不得使用非法定計量單位及符號。計量單位符號,除用人名命名的單位第一個字母用大寫之外,一律用小寫字母。</p><p> 非物理單位(如件、臺、人、元、次等)可以采用漢字與單位符號混寫的方式,如“萬t·km”,“t/(人·a)”等。</p><p>
104、; 文稿敘述中不定數字之后允許用中文計量單位符號,如“幾千克至1 000kg”。</p><p> 表達時刻時應采用中文計量單位,如“上午8點45分”,不能寫成“8h45min”。</p><p> 計量單位符號一律用正體。</p><p> 2.9 外文字母的正、斜體用法</p><p> 按照GB3100~3102-1986及G
105、B7159-1987的規(guī)定使用,即物理量符號、物理常量、變量符號用斜體,計量單位等符號均用正體。</p><p><b> 2.10 數字</b></p><p> 按國家語言文字工作委員會等七單位1987年發(fā)布的《關于出版物上數字用法的規(guī)定》,除習慣用中文數字表示的以外,一般均采用阿拉伯數字(參照附錄3)。</p><p><b&g
106、t; 2.11 公式</b></p><p> 原則上居中書寫。若公式前有文字(如“解”、“假定”等),文字頂格書寫,公式仍居中寫。公式末不加標點。</p><p> 公式序號按章編排,如第1章第一個公式序號為“(1-1)”,附錄2中的第一個公式為(②-1)等。 </p><p> 文中引用公式時,一般用“見式(1-1)”或“由公式(1
107、-1)”。</p><p> 公式中用斜線表示“除”的關系時,若分母部分為乘積應采用括號,以免含糊不清,如a/(bcosx)。通常“乘”的關系在前,如acosx/b而不寫(a/b)cosx。</p><p><b> 2.12 插表</b></p><p> 表格不加左、右邊線。</p><p> 表序一般按章編
108、排,如第1章第一個插表的序號為“表1-1”等。表序與表名之間空一格,表名中不允許使用標點符號,表名后不加標點。表序與表名置于表上,居中排寫(見附錄4)。</p><p> 表頭設計應簡單明了,盡量不用斜線。表頭中可采用化學符號或物理量符號。</p><p> 全表如用同一單位,將單位符號移到表頭右上角,加圓括號(見附錄4中的例2)。</p><p> 表中數據
109、應正確無誤,書寫清楚。數字空缺的格內加“—”字線(占2個數字寬度)。表內文字和數字上、下或左、右相同時,不允許用“″”、“同上”之類的寫法,可采用通欄處理方式(見附錄4中的例2)。</p><p> 表內文字說明不加標點。</p><p> 文管類的插表在表下一般根據需要可增列補充材料、注解、附記、資料來源、某些指標的計算方法等。</p><p> 表內文字說
110、明,起行空一格,轉行頂格,句末不加標點。表題用五號字,表內文字及表的說明文字均用五號字,中文用宋體。</p><p> 表格容量較大,必要時表格也可分為兩段或多段(這只能發(fā)生在轉頁時),轉頁分段后的每一續(xù)表的表頭都應重新排字,重排表頭的續(xù)表上方右側應注明(續(xù)表×)字樣。</p><p><b> 2.13 插圖</b></p><p&
111、gt; 插圖應與文字緊密配合,文圖相符,技術內容正確。</p><p> 2.13.1 制圖標準</p><p> 插圖應符合技術制圖及相應專業(yè)制圖的規(guī)定。</p><p> 機械工程圖:采用第一角投影法,應符合附錄5所列有關標準的規(guī)定。</p><p> 電氣圖:圖形符號、文字符號等應符合附錄6所列有關標準的規(guī)定。</p&g
112、t;<p> 流程圖:符合國家標準。</p><p> 對無規(guī)定符號的圖形應采用該行業(yè)的常用畫法。</p><p> 2.13.2 圖題及圖中說明</p><p> 每個圖均應有圖題(由圖號和圖名組成)。圖號按章編排,如第1章第一圖的圖號為“圖1-1”等。圖題置于圖下。有圖注或其他說明時應置于圖題之上。圖名在圖號之后空一格排寫。引用圖應說明出處
113、,在圖題右上角加引用文獻編號。圖中若有分圖時,分圖號用a)、b)等置于分圖之下。</p><p> 圖中各部分說明應采用中文(引用的外文圖除外)或數字項號,各項文字說明置于圖題之上(有分圖題者,置于分圖題之上)。</p><p> 圖題用五號字,圖內文字及說明均用五號字,中文用宋體。</p><p> 2.13.3 插圖編排</p><p&
114、gt; 插圖與其圖題為一個整體,不得拆開排寫于兩頁。插圖應編排在正文提及之后,插圖處的該頁空白不夠排寫該圖整體時,則可將其后文字部分提前排寫,將圖移到次頁最前面。</p><p> 2.13.4 坐標單位</p><p> 有數字標注的坐標圖,除無單位者(如標示值)之外,必須注明坐標單位。</p><p> 2.13.5 論文中照片圖及插圖</p>
115、;<p> 畢業(yè)論文中的照片圖均應是原版照片粘貼(或數碼像機圖片),照片可為黑白或彩色,應主題突出、層次分明、清晰整潔、反差適中。照片采用光面相紙,不宜用布紋相紙。對金相顯微組織照片必須注明放大倍數。</p><p> 畢業(yè)論文中的插圖不得采用復印件。對于復雜的引用圖,可采用數字化儀表輸入計算機打印出來的圖稿。</p><p><b> 2.14 附錄<
116、/b></p><p> 理工類論文附錄的序號采用“附錄1”、“附錄2”等,附錄順序為開題報告、文獻綜述、外文文獻的中文譯文及外文復印件等。</p><p> 文管類論文附錄序號相應采用“附錄一”、“附錄二”等。</p><p><b> 3、論文排版要求</b></p><p> 3.1 紙張要求及頁面設
117、置</p><p> 3.2 封面(詳見模版、B5紙單面打印)</p><p> 3.3 封面2(詳見模版、B5紙單面打印)</p><p> 3.4 本科畢業(yè)設計/論文 任務書(單面打印)</p><p> 3.5 中、英文摘要</p><p><b> 3.6 目錄</b></
118、p><p><b> 3.7 正文</b></p><p><b> 3.8 其它</b></p><p> 注:1.畢業(yè)設計/論文模版用Word 2003文檔排版,詳見教務處網頁-“文檔下載”-“實踐教學用表”中畢業(yè)設計/論文模版,下載的模版文檔會變形需要進行整理。</p><p> 2.未注
119、明事宜,請查看撰寫規(guī)范有關要求。</p><p> 4、論文打印輸出要求</p><p><b> 4.1 輸出樣式</b></p><p> 計算機雙面打印輸出。</p><p><b> 4.2 字體字號</b></p><p> 論文正文字體為宋體,小四號字。
120、</p><p> 第一層次(章)題序和標題用小二號黑體字。題序和標題之間空1個字。</p><p> 第二層次(節(jié))題序和標題用小三號黑體字。題序和標題之間空1個字。</p><p> 第三層次(條)題序和標題用四號黑體字。</p><p> 第四層次(款)題序和標題用小四號黑體字。</p><p> 第五
121、層次(項)題序和標題用小四號宋體字。</p><p> 頁碼用小五號字,在底線下居中。</p><p> 論文的中文和外文摘要屬二次文獻置于目錄前,并編入目錄,按第一層次(章)的編輯要求處理。參考文獻、致謝、附錄同樣按第一層次(章)的編輯要求處理,另起新頁,與正文一起順序用阿拉伯數字編頁。</p><p> 4.3 摘要及關鍵詞</p><
122、p> 中文摘要題頭用小二號黑體字居中排寫,然后隔行書寫摘要的文字部分,摘要正文用小四號宋體,行距20磅。</p><p> 英文論文摘要另起一頁,其內容及關鍵詞應與中文摘要一致。</p><p> 英文選用字體:Times New Roman,字號與中文摘要相同。 </p><p> 摘要的中、外文示例見附錄7和附錄8。</p><
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- vhdl8路搶答器課程設計--基于vhdl語言的8路搶答器設計
- vhdl8路搶答器課程設計--基于vhdl語言的8路搶答器設計
- eda課程設計-用vhdl語言設計智能搶答器鑒別和計時模塊
- 基于vhdl數字是競賽搶答器的設計與實現
- 課程設計---基于vhdl語言的8路搶答器設計
- 八路搶答器eda課程設計vhdl
- 基于vhdl數字是競賽搶答器的設計與實現說明書
- 畢業(yè)設計(論文)-基于vhdl的數字是競賽搶答器的設計與實現
- 基于eda,vhdl語言的八路搶答器說明書
- 單片機搶答器課程設計 --搶答器
- 搶答器課程設計--八路搶答器
- 基于eda的多路搶答器設計
- plc知識搶答器畢業(yè)設計--知識競賽搶答器設計
- 搶答器課程設計---六人搶答器電路設計
- plc搶答器論文數字搶答器論文
- 基于plc搶答器畢業(yè)設計
- 基于plc搶答器畢業(yè)設計
- 搶答器課程設計---六人搶答器電路設計
- 單片機課程設計搶答器(16路搶答器)
- 基于plc四路搶答器的設計
評論
0/150
提交評論