交通控制器設計畢業(yè)設計論文

1、<p>　　畢 業(yè) 設 計（論文）</p><p>　　題 目 交通控制器設計 </p><p>　　性 質： 畢業(yè)設計 畢業(yè)論文</p><p>　　學生姓名 </p&g

2、t;<p>　　班 級 </p><p>　　系 別 高職部 </p><p>　　專 業(yè) 電氣技術 </p><p><b>　　1 引言</b></p><p>　　在日新月異的21世紀里，家用電子產品得到了迅速發(fā)展。許

3、多家電設備都趨于人性化、智能化，這些電器設備大部分都含有CPU控制器或者是單片機。單片機以其高可靠性、高性價比、低電壓、低功耗等一系列優(yōu)點，近幾年得到迅猛發(fā)展和大范圍推廣，廣泛應用于工業(yè)控制系統、通訊設備、日常消費類產品和玩具等。并且已經深入到工業(yè)生產的各個環(huán)節(jié)以及人民生活的各個方面，如車間流水線控制、自動化系統等、智能型家用電器（冰箱、空調、彩電）等。用單片機來控制的小型家電產品具有便攜實用，操作簡單的特點。</p>&

4、lt;p>　　本文設計的交通控制器設計屬于小型智能自動化控制系統。利用單片機進行控制，實時時鐘芯片進行記時，外加掉電存儲電路和顯示電路，可實現數碼的顯示和聲音報警。交通控制器既可廣泛應用于鐵路與公路的交叉口,也可應用于安排不了人手看管的交叉路口。因而，此設計具有相當重要的現實意義和實用價值。</p><p><b>　　2 系統概述</b></p><p>　　

5、本設計以AT89S52單片機為核心，構成單片機控制電路，結合LM386芯片，顯示15秒倒計時，并進行報警，同時完成對它們的自動調整和掉電保護，全部信息用數碼管顯示。軟件控制程序實現所有的功能。整機電路使用+5V穩(wěn)壓電源，可穩(wěn)定工作。系統框圖如圖2-1所示，其軟硬件設計簡單，時間記錄準確，可廣泛應用于長時間連續(xù)顯示的系統中。</p><p><b>　　圖2-1 系統框圖</b></p&

6、gt;<p><b>　　3 方案選擇</b></p><p>　　由于電子萬年歷的種類比較多，因此方案選擇在設計中是至關重要的。正確地選擇方案可以減小開發(fā)難度，縮短開發(fā)周期，降低成本，更快地將產品推向市場。</p><p>　　3.1 方案1——基于AT89S52單片機的交通控制器的設計</p><p>　　不使用時鐘芯片，而直

7、接用AT89S52單片機來實現電子萬年歷設計。AT89S52是一種帶8K字節(jié)閃爍可編程可擦除只讀存儲器的低電壓，高性能CMOS 8位微處理器，俗稱單片機。單片機的可擦除只讀存儲器可以反復擦寫1000余次。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89S52是一種高效微控制器，為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。</p><p>　　用單片機來實現交通控制器設計，無須外接其

8、他芯片，充分利用了單片機的資源。但是精度不夠高，誤差較大，掉電后丟失所有數據，軟件編程較復雜。</p><p>　　3.2 方案2——基于與非門數字電子的交通控制器設計</p><p>　　用電子元器件來搭交通控制器設計，電路較復雜，接點較多，運行不穩(wěn)定。</p><p>　　4 系統硬件電路的設計</p><p>　　按照系統設計功能的要求

9、，初步確定設計系統由主控模塊、時鐘模塊、存儲模塊、鍵盤接口模塊、顯示模塊和鬧鈴模塊共6個模塊組成，電路系統構成框圖如圖4-1所示。主控芯片使用52系列AT89S52單片機，時鐘芯片使用美國DALLAS公司推出的一種高性能、低功耗、帶RAM的實時時鐘芯片DS1302，存儲模塊采用美國ATMEL公司生產的低功耗CMOS串行EEPROM存儲芯片AT24C02。DS1302作為主要計時芯片，可以做到計時準確。更重要的是，DS1302可以在很小電

10、流的后備 （2.5～5.5V電源，在2.5V時耗電小于300nA）下繼續(xù)計時，并可編程選擇多種充電電流來對后備電源進行慢速充電，可以保證后備電源基本不耗電。</p><p>　　圖4-1 交通控制器設計系統構成框圖</p><p>　　4.1 系統核心部分——閃電存儲型器件AT89S52</p><p>　　4.1.1 AT89S52具有下列主要性能[5]：

11、 </p><p>　　·8KB可改編程序Flash存儲器（可經受1000次的寫入/擦除周期） </p><p>　　·全靜態(tài)工作：0Hz～24MHz</p><p>　　·三級程序存儲器保密</p><p>　　·128×8字節(jié)內部RAM</p><p>　　

12、·32條可編程I/O線</p><p>　　·2個16位定時器/計數器</p><p><b>　　·6個中斷源</b></p><p><b>　　·可編程串行通道</b></p><p><b>　　·片內時鐘振蕩器</b>

13、</p><p>　　4.1.2 AT89S52的引腳及功能</p><p>　　AT89S52單片機的管腳說明如圖4-2所示。</p><p>　　圖4-2 AT89S52的管腳</p><p>　　(1) 主要電源引腳</p><p><b>　　①VCC 電源端</b></p>

14、<p><b>　?、贕ND 接地端</b></p><p>　　(2) 外接晶體引腳XTAL1和XTAL2</p><p>　?、賆TAL1 接外部晶體的一個引腳。在單片機內部，它是構成片內振蕩器的反相放大器的輸入端。當采用外部振蕩器時，該引腳接收振蕩器的信號，既把此信號直接接到內部時鐘發(fā)生器的輸入端。</p><p>　　

15、②XTAL2 接外部晶體的另一個引腳。在單片機內部，它是上述振蕩器的反相放大器的輸出端。采用外部振蕩器時，此引腳應懸浮不連接。</p><p>　　(3) 控制或與其它電源復用引腳RST、ALE//PROG、/PSEN和/EA/VPP</p><p>　　①RST 復位輸入端。 當振蕩器運行時，在該引腳上出現兩個機器周期的高電平將使單片機復位。</p><p>

16、　?、贏LE//PROG 當訪問外部存儲器時，ALE（地址鎖存允許）的輸出用于鎖存地址的低位字節(jié)。即使不訪問外部存儲器，ALE端仍以不變的頻率（此頻率為振蕩器頻率的1/6）周期性地出現正脈沖信號。因此，它可用作對外輸出的時鐘，或用于定時目的。然而要注意的是：每當訪問外部數據存儲器時，將跳過一個ALE脈沖。在對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（/PROG）[6]。</p><p>　?、?PSE

17、N 程序存儲允許（/PSEN）輸出是外部程序存儲器的讀選通信號。當AT89S52/LV52由外部程序存儲器取指令（或常數）時，每個機器周期兩次/PSEN有效（既輸出2個脈沖）。但在此期間內，每當訪問外部數據存儲器時，這兩次有效的/PSEN信號將不出現。</p><p>　　④/EA/VPP 外部訪問允許端。要使CPU只訪問外部程序存儲器（地址為0000H～FFFFH），則/EA端必須保持低電平（接到GND端）

18、。當/EA端保持高電平（接VSS端）時，CPU則執(zhí)行內部程序存儲器中的程序。</p><p>　　(4) 輸入/輸出引腳 P0.0～ P0.7、P1.0～P1.7、P2.0～ P2.7 和P3.0～P3.7</p><p>　?、貾0端口（P0.0～ P0.7） P0是一個8位漏極開路型雙向I/O端口。作為輸出口用時，每位能以吸收電流的方式驅動8個TTL輸入，對端口寫1時，又可作高阻抗輸入

19、端用。</p><p>　?、赑1端口（P1.0～ P1.7） P1是一個帶有內部上拉電阻的8位雙向I/O端口。P1的輸出緩沖器可驅動（吸收或輸出電流方式）4個TTL輸入。對端口寫1時，通過內部的上拉電阻把端口拉到高電位，這時可用作輸入口。作輸入口時，因為有內部的上拉電阻，那些被外部信號拉低的引腳會輸出一個電流。</p><p>　?、跴2端口 （P2.0～P2.7） P2是一個帶有內部上

20、拉電阻的8位雙向I/O端口。P2的輸出緩沖器可驅動（吸收或輸出電流方式）4個TTL輸入。對端口寫1時，通過內部的上拉電阻把端口拉到高電位，這時可用作輸入口。P2作輸入口使用時，因為有內部的上拉電阻，那些被外部信號拉低的引腳會輸出一個電流。</p><p>　?、躊3端口（P3.0～P3.7） P3口管腳是8個帶內部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內部上拉為高電平，

21、并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流，這是由于上拉的緣故。</p><p>　　P3口也可作為AT89S52的一些特殊功能，這些特殊功能見表4-1[7]。</p><p>　　表4-1 P3端口的特殊功能</p><p>　　4.2 LM386電路</p><p>　　4.2.1 LM386是美國國家半導體公司生產的音

22、頻功率放大 器,主要應用于低電壓消費類產品。為使外圍元件最少,電壓增益內置為20。但在1腳和8腳之間增加一只外接電阻和電容,便可將電壓增益調為任意值,直至 200。輸入端以地位參考,同時輸出端被自動偏置到電源電壓的一半,在6V電源電壓下,它的靜態(tài)功耗僅為24mW,使得LM386特別適用于電池供電的場 合。 LM386的封裝形式有塑封8引線雙列直插式和貼片式。</p><p>　　圖4-3 LM386管腳圖<

23、;/p><p>　　二、特性(Features): </p><p>　　靜態(tài)功耗低,約為4mA,可用于電池供電。 工作電壓范圍寬,4-12V or 5-18V。 外圍元件少。 電壓增益可調,20-200。 低失真度。 </p><p>　　LM386電源電壓4--12V，音頻功率0.5w。LM386音響功放是由NSC制造的，它的電源電壓范圍非常寬，最高可使用到

24、15V，消耗靜態(tài)電流為4mA，當電源電壓為12V時，在8歐姆的負載情況下，可提供幾百mW的功率。它的典型輸入阻抗為50K。</p><p><b>　　4.3報警電路</b></p><p>　　當數碼管顯示“關”時，鬧鈴不起作用；當鬧鈴顯示“開”時，設定鬧鈴時間，鬧鈴時間只可設定時和分，當前時間不斷與設定的鬧鈴時間比較，不相等時不產生任何現象，一旦相等，P3.5輸出

25、一個高電平使三極管導通，從而使蜂鳴器工作，鬧鈴起作用。鬧鈴電路如圖4-12所示。</p><p>　　圖4-12 報警電路</p><p><b>　　晶振特性</b></p><p>　　如圖10 所示，AT89S52 單片機有一個用于構成內部振蕩器的反相放大器，XTAL1 和</p><p>　　XTAL2 分別是

26、放大器的輸入、輸出端。石英晶體和陶瓷諧振器都可以用來一起構成自激振蕩器。從外部時鐘源驅動器件的話，XTAL2 可以不接，而從XTAL1 接入，如圖12 所示。由于外部時鐘信號經過二分頻觸發(fā)后作為外部時鐘電路輸入的，所以對外部</p><p>　　時鐘信號的占空比沒有其它要求，最長低電平持續(xù)時間和最少高電平持續(xù)時間等還是要符合要求的。</p><p>　　圖11 內部振蕩電路連接圖 圖12

27、外部振蕩電路連接圖</p><p>　　石英晶振 C1,C2=30PF±10PF</p><p>　　陶瓷諧振器 C1,C2=40PF±10PF</p><p><b>　　圖10</b></p><p>　　圖11 內部振蕩電路連接圖</p><p>　　圖12 外部振蕩電路

28、連接圖</p><p><b>　　空閑模式</b></p><p>　　在空閑工作模式下，CPU 處于睡眠狀態(tài)，而所有片上外部設備保持激活狀態(tài)。這種狀</p><p>　　態(tài)可以通過軟件產生。在這種狀態(tài)下，片上RAM和特殊功能寄存器的內容保持不變。</p><p>　　空閑模式可以被任一個中斷或硬件復位終止。</

29、p><p>　　由硬件復位終止空閑模式只需兩個機器周期有效復位信號，在這種情況下，片上硬件禁</p><p>　　止訪問內部RAM，而可以訪問端口引腳?？臻e模式被硬件復位終止后，為了防止預想</p><p>　　不到的寫端口，激活空閑模式的那一條指令的下一條指令不應該是寫端口或外部存儲</p><p><b>　　器。</b>

30、;</p><p><b>　　掉電模式</b></p><p>　　在掉電模式下，晶振停止工作，激活掉電模式的指令是最后一條執(zhí)行指令。片上RAM</p><p><b>　　AT89S52</b></p><p><b>　　18 </b></p><p&

31、gt;　　和特殊功能寄存器保持原值，直到掉電模式終止。掉電模式可以通過硬件復位和外部中</p><p>　　斷退出。復位重新定義了SFR 的值，但不改變片上RAM 的值。在VCC未恢復到正常</p><p>　　工作電壓時，硬件復位不能無效，并且應保持足夠長的時間以使晶振重新工作和初始化。</p><p>　　表6 空閑模式和掉電模式下的外部引腳狀態(tài)</p&g

32、t;<p><b>　　程序存儲器的加密位</b></p><p>　　AT89S52有三個加密位不可編程（U）和可編程獲得下表所示的功能。</p><p><b>　　5 結論</b></p><p>　　本設計硬件電路較簡單，所用器件較少，電路中使用了AT89S52單片機、LM386等芯片,實現了預計功能

33、。</p><p>　　在對芯片的管腳功能和用法有充分的了解后，根據設計要求設計硬件電路，包括單片機控制電路、時鐘電路、存儲電路、鍵盤掃描電路、顯示倒計時電路和報警。然后通過軟件編程，實現的目標。</p><p><b>　　參考文獻</b></p><p>　　1、數字集成電路應用300例，黃繼昌等主編。，人民郵電出版社</p>

34、<p>　　2、第二屆全國大學生電子設計競賽組委會編．全國大學生電子設計競賽獲獎作品選編（1994～1995）．北京：北京理工大學出版社，1997．</p><p>　　3、電子電路設計與實踐，姚福安編著。山東科學技術出版社</p><p>　　4、電子技術基礎（數字部分），康華光主編。第四版．北京：高等教育出版社.</p><p>　　5、數字邏輯電路

35、設計與實驗，繩廣基編著。上海交通大學出版社， 1989．</p><p>　　6、中國集成電路大全TTL集成電路，《中國集成電路大全》編寫委員會編。北京：國防工業(yè)出版社，1985．</p><p>　　7、電子技術基礎課程設計 ，粱宗善 。華中理工大學出版社 .1995.1</p><p>　　8、電子技術基礎實驗與課程設計，高吉祥主編。電子工業(yè)出版社 2002.2

36、</p><p><b>　　致 謝</b></p><p>　　不知不覺，六周的畢業(yè)設計結束了。我的畢業(yè)論文已整理完畢，電路調試進展良好。畢業(yè)設計的完成意味著我的大學學習生活即將結束，從此我將進入一個新的人生旅途、開始一段嶄新的生活——工作。在此，我衷心地感謝所有在我做畢業(yè)設計期間幫助過我的人。 </p><p>　　首先我要感謝我的指導老師

37、李杰的大力幫助和支持。在整個設計過程當中，李老師在大局上指導我畢業(yè)設計的每一進程，還在百忙中抽空為我答疑解難，幫我分析講解畢業(yè)設計中所遇到的問題。不僅如此，李老師還無私的給我提供了豐富的學習資源和良好的學習環(huán)境，為我的畢業(yè)設計帶來了很大方便。同時在我完成畢業(yè)設計的過程中提供了很多指導性的意見，使我受益匪淺。另外，李老師淵博的學識、嚴謹的治學態(tài)度和為人給了我很大的教育，這些將使我終身受益。在此，我衷心感謝李老師給予我的幫助和教育。<

38、/p><p>　　此外，我還要感謝夏九同學給予我的無私的幫助，他在程序編寫和調試過程中給予了我莫大的幫助。在此，我真誠地感謝他們。</p><p>　　最后，我要感謝我的母?！旖蚬こ處煼秾W院，在校期間，這里給我留下了美好的回憶。特別是在我即將踏上工作崗位的同時，畢業(yè)設計整個過程給了我這樣一個鍛煉的機會，使我加深了對以前知識的理解和鞏固，拓寬了知識面，也提高了我對所學知識的綜合應用能力。我要

39、對母校說：母校有我三五載，我愛母校一萬年。祝愿母校的將來更美好！</p><p>　　附錄1：交通控制器設計電路原理圖</p><p><b>　　附錄2 主程序</b></p><p><b>　　org 00h;</b></p><p>　　jmp start;</p><

40、;p>　　ORG 001BH ;定時器T1中斷程序入口</p><p>　　LJMP time1 ;跳至INTT1執(zhí)行</p><p><b>　　org 30h;</b></p><p>　　start: mov TMOD,#10h</p><p>　　mov I

41、E,#88h</p><p>　　MOV TH1,#0d8h</p><p>　　MOV TL1,#0efh</p><p>　　mov r7,#100;</p><p>　　mov 20h,#00h;</p><p>　　mov 30h,#0fh;</p><p>　　ma

42、in: jnb p2.0 ,key;</p><p>　　lcall disp;</p><p>　　ljmp main;</p><p><b>　　key:</b></p><p>　　;clr 01h;</p><p>　　jb p2.0 ,mai

43、n;</p><p>　　; clr TR1</p><p>　　lcall delay;</p><p>　　jb p2.0 ,main;</p><p>　　jnb p2.0,$ ;等待按鍵抬起</p><p><b>　　setb TR1</b></p><

44、;p>　　jb 00h, up;</p><p>　　mov p3,#0feh;</p><p><b>　　clr p2.2;</b></p><p>　　mov 30h,#0fh;</p><p>　　xrl 20h,#01h;</p><p>　　MOV TH1,#

45、0d8h</p><p>　　MOV TL1,#0efh</p><p>　　mov r7,#100</p><p><b>　　setb TR1</b></p><p>　　setb 01h;</p><p>　　jmp main;</p><p>　

46、　up: mov p3,#0fdh;</p><p><b>　　clr p2.4;</b></p><p>　　mov 30h,#0fh;</p><p>　　xrl 20h,#01h;</p><p>　　MOV TH1,#0d8h</p><p>　　MO

47、V TL1,#0efh</p><p>　　mov r7,#100</p><p><b>　　setb TR1</b></p><p>　　; clr p1.0</p><p>　　;clr 01h;</p><p>　　setb 01h;</p><p&g

48、t;　　jmp main;</p><p>　　;=======================顯示程序=====================================</p><p>　　disp: push acc;</p><p>　　jnb 01h,clear</p><p>　　mov a,

49、30h</p><p><b>　　setb c;</b></p><p>　　subb a,#9</p><p>　　jnc shi;</p><p>　　mov a,30h</p><p>　　mov dptr,#nember_table</p><p>　

50、　movc a,@a+dptr</p><p><b>　　mov p0,a</b></p><p>　　clr p2.7;</p><p>　　; mov p2,#7fh</p><p>　　jmp disp_return</p><p>　　shi: mov d

51、ptr,#nember_table</p><p>　　movc a,@a+dptr</p><p><b>　　mov p0,a</b></p><p>　　;mov p2,#7fh</p><p>　　clr p2.7;</p><p>　　lcall delay1;</p>

52、;<p>　　mov p0,#0ffh</p><p>　　mov p0,#0F9h</p><p>　　;mov p2,#0bfh</p><p>　　clr p2.6;</p><p>　　lcall delay1;</p><p>　　mov p0,#0ffh</p>&l

53、t;p>　　jmp disp_return</p><p>　　clear: mov p0,#0ffh</p><p>　　orl p2,#0f0h</p><p>　　disp_return: pop acc</p><p><b>　　ret</b></p><

54、p>　　nember_table:</p><p>　　db 0C0h,0F9h,0A4h,0B0h,99h,92h,82h,0F8h,80h,90h;</p><p>　　;=======================延時程序=====================================</p><p>　　delay: mo

55、v r0,#0ffh</p><p>　　d4: mov r1,#0ffh</p><p>　　djnz r1,$</p><p>　　djnz r0,d4</p><p><b>　　ret</b></p><p>　　delay1: mov a,r0<

56、/p><p><b>　　push a</b></p><p>　　mov r1,#0fh;</p><p>　　d5: mov r0,#0fFH;</p><p>　　djnz r0,$;</p><p>　　djnz r1,d5</p><p

57、><b>　　pop a</b></p><p><b>　　mov r0,a</b></p><p><b>　　ret</b></p><p>　　;======================定時程序======================================</p&

58、gt;<p>　　time1: push acc</p><p>　　mov TH1,#0d8h</p><p>　　;mov TH1,#0feh</p><p>　　mov TL1,#0efh</p><p>　　jnb 01h,no_bell</p><p>　　xr

59、l p1,#01h;</p><p>　　no_bell: djnz r7,return</p><p>　　mov r7,#100;</p><p>　　; xrl p3,#0ffh</p><p>　　djnz 30h,return</p><p>　　mov p3,#0ffh;&

60、lt;/p><p>　　mov 30h,#0fh;</p><p><b>　　clr TR1</b></p><p>　　clr 01h;</p><p>　　return: pop acc</p><p><b>　　reti</b></

61、p><p><b>　　end</b></p><p>　　6 數字數據傳輸：接口和調制解調器</p><p>　?。ㄟx自«數據通信與網絡»， Behrouz Forouzan著）</p><p>　　我們將信息編碼成可以傳輸的格式，下一步就是探討傳輸過程了。信息處理設備如個人計算機能生成編碼信號，通常還

62、需要其它設備協助才能將這些信號在通信鏈路上傳輸。例如一臺PC機產生數字信號，在將信號通過電話線發(fā)送之前，還需要一臺附加設備來調制載波頻率。在這過程中，我們怎樣才能把數據從產生它的設備傳送到下一個設備呢？解決辦法是使用一捆導線，成為一種為通信鏈路，或叫接口。</p><p>　　因為接口連接的兩個設備有可能不是一個廠家生產的，所以必須規(guī)定接口的特性并建立標準。接口特性包括機械規(guī)范（使用多少條導線來傳輸信號）、電氣規(guī)

63、范（預期信號的頻率、振幅和相位）以及功能規(guī)范（如果使用多條導線，每條導線的功能是什么？）。這些特性在一些常用標準中都有描述并且被集成到了OSI7層模型的物理層中。</p><p><b>　　6.1數字數據傳輸</b></p><p>　　從一個設備向另一個設備發(fā)送數據主要考慮的是配線方式。對于配線問題主要考慮的因素是數據流。我們是否一次只發(fā)送一個比特，或是將比特成組

64、發(fā)送以及如何成組？通過鏈路傳輸二進制數據可以采用并行模式或串行模式。在并行模式中，在每個時鐘脈沖到來時多個比特被同時發(fā)送。在串行模式中，每個時鐘脈沖只發(fā)送一個比特。盡管只有一種發(fā)送并行數據的方法，串行傳輸卻有兩個子類：同步方式和異步方式（參見圖6-1）。</p><p>　　圖6-1 數據傳輸</p><p>　　6.1.1 并行傳輸</p><p>　　由0和1

65、組成的二進制值可以組成n比特的位組。計算機使用和生成以比特為單位的數據，就像我們在英語會話時用詞而不是一個個的字母來交流一樣。通過分組，我們可以一次發(fā)送n個比特而不是一個比特。這稱為并行傳輸。</p><p>　　從概念上說，并行傳輸的機制很簡單：一次使用n條導線來傳輸n個比特。這種方式下，每個比特都使用專門的線路，而一組中的n個比特就可以在每個時鐘脈沖從一個設備傳輸到另一個設備。圖6-2顯示了n=8時并行傳輸的

66、工作狀況。通常八根導線被捆成一根電纜，兩端都有連接頭。</p><p>　　圖6-2 并行傳輸</p><p>　　并行傳輸的優(yōu)勢在于速度。當其它因素相同時，并行傳輸將比串行傳輸的速度快n倍，但同時也存在一個嚴重缺點：費用高。為進行數據傳輸，并行傳輸需要n條通信線路（本例中是導線）。因為如此昂貴，所以并行傳輸通常被限制在最長25英尺的距離內。</p><p>　　

67、6.1.2 串行傳輸</p><p>　　在串行傳輸中，比特是一個一個一次發(fā)送的，因此在兩個通信設備之間傳輸數據只要一條通信通道，而不是n條。</p><p>　　串行傳輸相對于并行傳輸的優(yōu)點是：因為只需要一條通信信道，串行傳輸的的費用大約只是并行傳輸的n分之一。</p><p>　　因為在設備內部的傳輸是并行的，所以在發(fā)送端和線路之間以及接收端和線路之間的接口上，

68、都需要有轉換器（前者是并/串轉換，后者是串/并轉換）。</p><p>　　串行傳輸以兩種方式進行：同步方式和異步方式。</p><p><b>　　(1) 異步傳輸</b></p><p>　　如果在傳輸中信號的時序并不重要，我們就將這種傳輸稱為異步傳輸。它與同步方式不同的事，信息是以一種約定的模式來被接收和翻譯的。只要遵照約定模式，接收設備

69、就可以以不理會信息發(fā)送的節(jié)奏而能正確獲取信息。約定模式是基于將比特組成字節(jié)。每一組比特（通常為八個）作為一個單位通過鏈路傳輸。發(fā)送端系統單獨處理每個組，每處理完一個組就將其轉發(fā)到鏈路上，并不理會時鐘信號。</p><p>　　因為沒有同步脈沖，接收方步可能通過及是方式來預測下一組比特何時到達。因而，為了通知接收方有新的比特組到達，在每字節(jié)的開頭都要附加一個比特。這個比特，通常是0，被稱為起始位。為了讓接收方知道一

70、個字節(jié)已經結束，在每字節(jié)尾部還要加上一個或多個比特。這些比特，通常是1，被稱為停止位。利用以上的方法，每字節(jié)的大小至少增加到了10個比特，其中有8比特的信息在加上2個或更多的提示接收方的信號。另外，每發(fā)送完一個字節(jié)，可能還要跟上一段可變長的時間間隙。這段間隙或者通過信道控閑狀態(tài)代表，或者通過附加的停止比特流代表。</p><p>　　在異步傳輸中，需要在每字節(jié)開始時發(fā)送一個起始位（0），然后在結束時發(fā)送一個或多個

71、停止位（1）。在字節(jié)之間可以插入間隙。</p><p>　　起始位、停止位和間隙將一個字節(jié)的起始和終止提示給接收放，使得接收方可以根據數據流進行同步。因為在字節(jié)這一級別，發(fā)送方和接收方不需要進行同步，所以這種傳輸方式稱為異步傳輸。但是在每一字節(jié)內，接受方仍要根據比特流來進行同步。也就是說，一定程度上的同步還是存在的，但僅僅局限在一個字節(jié)的時間內。在每一個字節(jié)的開始，接收端設備就進行重同步。當接收方檢測到一個起始位

72、后，就啟動一個時鐘，并隨著到來的比特開始記數。在接受完n個比特后，接受方就等待停止位到達。當檢測到停止位到達時，接受方在下一個起始位到達前忽略接收的所有信號。</p><p>　　異步傳輸意味著在字節(jié)級別以異步方式進行，但是每比特仍需要同步，他們的時延是一致的。</p><p>　　相對于不需要控制信息的傳輸方式，異步傳輸由于加入了起始位、停止位以及比特流間插入了間隙而顯得慢一些。但是這種

73、方式既便宜又有效，這兩大優(yōu)點使得在低速通信這一類情形下異步傳輸方式顯得很有吸引力。例如，一臺終端到計算機的連接很自然就是一種異步傳輸的應用實例。用戶一次只敲一個字符，這在數據通信領域內是十分低速的，同時還在字符之間引入了不可預計長短的時間間隙。</p><p><b>　　(2) 同步傳輸</b></p><p>　　在同步傳輸中，比特流被組裝成更長的“幀”，一幀包含

74、有許多個字節(jié)。與異步方式不同的是，引入幀內的字節(jié)與字節(jié)之間沒有間隙，需要接收方在解碼時將比特流分解成字節(jié)。也就是說，數據被當作不簡短的0、1比特流傳輸，而接收方來將比特流分割成重建信息所需的一個個字節(jié)。</p><p>　　在同步傳輸中，不插入起始/停止比特或間隙就將比特依次發(fā)送出去，完全有接收方負責重組比特。</p><p>　　因為沒有間隙和起始/停止位，就沒有勒比特流內部的同步機制可

75、以幫助接收端設備在處理比特流時調整比特同步。因為所接收數據的準備性完全依賴于接收端設備根據比特到達進行精確的比特計數的能力，所以時序變得十分重要。</p><p>　　同步傳輸的優(yōu)點是速度快。因為在發(fā)送端不需要插入附加的比特和間隙，再接收端也不需要去掉這些比特和間隙，因而在傳輸方式在類似計算幾件數據串是這樣的高速應用中更有效。字節(jié)同步在數據鏈路層實現。</p><p>　　6.2 數據終端

76、設備和數據電路中接設備接口</p><p>　　在這里必須首先分清計算機網絡中的兩個重要概念：數據終端設備（DTE）和數據電路終結設備（DCE）。在數據通信中經常涉及到四個基本功能單元：兩端各有一個DTE和一個DCE。數據終端設備（DCE）將信號轉換成適用于傳輸介質的形式并將它發(fā)送到網絡鏈路中。當信號到達另一端時，相反的過程將發(fā)生。</p><p>　　6.2.1 數據終端設備</p

77、><p>　　數據終端設備（DTE）包括所有具有作為二進制數字數據源點或終點能力的單元。在物理層，這可以是一臺終端、一臺小型計算機、計算機、打印機、傳真機或是任何產生和處理數據的設備。數據終端設備之間并不經常直接通信，他們產生或處理數據，然而通信需要一種能夠用于傳輸的中間形式?？梢园袲TE的工作方式想象成當你說話時大腦的工作。比如說你有一個想法要與朋友交流，你的大腦產生了這個想法但并不能將它直接傳送到你的朋友的大腦中

78、。由幸或者說不幸的是，我們都不是頭腦閱讀者。相反，你的大腦將想法傳送給你的聲帶和嘴，讓他們將想法轉換成聲波通過空氣或是電話線傳輸到你朋友的耳朵，并由此進入他的大腦。在對方的大腦中，聲波信號被還原成信息。通過這種方式，你和你朋友的大腦就像DTE一樣。你的聲帶和嘴是DCE，你朋友的耳朵也是DCE?？諝饣螂娫捑€就是你們之間的傳輸媒介。</p><p>　　一個數據終端設備（DTE）就是可作為二進制數字數據來源和終點的任

79、何設備。</p><p>　　6.2.2 數據電路終接設備</p><p>　　任何能夠通過網絡發(fā)送和接收模擬或數字形式數據的功能單元都是數據電路終接設備（DCE）。在物理層，一個數據電路終接設備（DCE）接收從數據終端設備（DTE）中產生的數據，將她們轉換為相應信號，然后將這些信號發(fā)送到傳輸鏈路上。在這一層中常用的DCE設備由調制解調器。在任何一個網絡中，一個DTE設備產生數字數據并將它

80、傳送到DCE設備，DCE設備將這些數據轉化可以在傳輸媒體上傳送的格式并將轉化后的信號發(fā)送給網絡上另一個DCE設備。第二個DCE設備從線路上接收信號，將信號轉化為與它相連的DTE設備可用的格式，然后轉發(fā)信息。為實現這一通信，發(fā)送和接收的DCE設備必須采用一樣的編碼技術（例如，頻移鍵控（FSK）編碼）。這就像如果你想要和一個只懂日語的人交流，你就必須說日語一樣。兩個DTE設備不需要互相協調，但是每個DTE設備必須與它連接的DCE設備協調工作