基于51單片機(jī)的頻率合成設(shè)計(jì)畢業(yè)論文

1、<p><b>　　摘 要</b></p><p>　　本系統(tǒng)以51單片機(jī)為控制核心，由正弦信號(hào)發(fā)生模塊、功率放大模塊、調(diào)幅（AM）、調(diào)頻（FM）模塊、數(shù)字鍵控（ASK，PSK）模塊以及測(cè)試信號(hào)發(fā)生模塊組成。采用數(shù)控的方法控制DDS芯片AD9850產(chǎn)生0Hz－30MHz正弦信號(hào)，經(jīng)濾波、放大和功放模塊放大至6v并具有一定的驅(qū)動(dòng)能力。測(cè)試信號(hào)發(fā)生模塊產(chǎn)生的1kHz正弦信號(hào)經(jīng)過調(diào)幅（

2、AM）模塊、調(diào)頻（FM）模塊，對(duì)高頻載波進(jìn)行調(diào)幅或調(diào)頻。二進(jìn)制基帶序列信號(hào)送入數(shù)字鍵控模塊，產(chǎn)生二進(jìn)制PSK或ASK信號(hào)，同時(shí)對(duì)ASK信號(hào)進(jìn)行解調(diào)，恢復(fù)出原始數(shù)字序列。</p><p>　　另外，本系統(tǒng)從簡(jiǎn)單、調(diào)整方便、功能完備為出發(fā)點(diǎn)，基本實(shí)現(xiàn)了設(shè)計(jì)中的要求，波形輸出較穩(wěn)定，且精度較高。本設(shè)計(jì)還配備有LED顯示屏、鍵盤，提供了友好的人機(jī)交互界面。</p><p>　　關(guān)鍵詞：直接數(shù)字頻率

3、合成（DDS） AD9850 鎖相環(huán) VCO 調(diào)幅 調(diào)頻 數(shù)字鍵控</p><p><b>　　ABSTRACT</b></p><p>　　This system is in the core of Micro-Processor , consist of sine signal generating module, Power amplif

4、ier, Amplitude Modulator, Frequency Modulator, ASK/PSK module and test signal generating module. The AD9850 controlled by Micro－Process in digital way to generate sine signal with the bandwidth 0Hz to 30MHz adjustable pe

5、r 1Hz. After processing by LPF & power amplifier, the output signal has a peak value of move than 6V. The sine signal at 1 KHz was send to AM and FM module to modulate the high f</p><p>　　In addition,the

6、 design of this system is basically satisfy the requirements of the symplification ,easy-modification and full-function..the output square wave is very stable and its precision is also very high. In order to provide a fr

7、iendly user interface, the LED and remote infrared control keyboard was introduced in this system.</p><p>　　Key words：DDS ; AD9850; PLL; VOC; AM; FM; ASK; PSK</p><p>　　第一章 緒 論</p><

8、;p>　　1.1課題研究的意義與作用</p><p>　　1971年，美國(guó)學(xué)者j.Tierney等人撰寫的" A Digital Frequency Synthesizer"-文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。近10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（

9、Direct Digital Frequency Synthesis簡(jiǎn)稱DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價(jià)比。</p><p>　　1.2 DDS的研究現(xiàn)狀及發(fā)展趨勢(shì)</p&g

10、t;<p>　　在頻率合成（FS, Frequency Synthesis）領(lǐng)域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（fractional-N PLL Synthesis）等，直接數(shù)字合成(Direct Digital Synthesis－DDS)是近年來新的FS技術(shù)。單片集成的DDS產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。DDS以

11、穩(wěn)定度高的參考時(shí)鐘為參考源，通過精密的相位累加器和數(shù)字信號(hào)處理，通過高速D/A變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個(gè)數(shù)字波經(jīng)過一個(gè)模擬濾波器后，得到最終的模擬信號(hào)波形。如圖1-1所示，通過高速DAC產(chǎn)生數(shù)字正弦數(shù)字波形，通過帶通濾波器后得到一個(gè)對(duì)應(yīng)的模擬正弦波信號(hào)，最后該模擬正弦波與一門限進(jìn)行比較得到方波時(shí)鐘信號(hào)。</p><p>　　DDS系統(tǒng)一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理

12、頻率和相位。除此之外，DDS的固有特性還包括：相當(dāng)好的頻率和相位分辨率（頻率的可控范圍達(dá)μHz級(jí)，相位控制小于0.09°）,能夠進(jìn)行快速的信號(hào)變換（輸出DAC的轉(zhuǎn)換速率300百萬次/秒）。這些特性使DDS在軍事雷達(dá)和通信系統(tǒng)中應(yīng)用日益廣泛。</p><p>　　其實(shí)，以前DDS價(jià)格昂貴、功耗大（以前的功耗達(dá)Watt級(jí)）、DAC器件轉(zhuǎn)換速率不高，應(yīng)用受到限制，因此只用于高端設(shè)備和軍事上。隨著數(shù)字技術(shù)和半導(dǎo)

13、體工業(yè)的發(fā)展，DDS芯片能集成包括高速DAC器件在內(nèi)的部件，其功耗降低到mW級(jí)（AD9851在3.3v時(shí)功耗為650mW），功能增加了，價(jià)格便宜。因此，DDS也獲得廣泛的應(yīng)用：現(xiàn)代電子器件、通信技術(shù)、醫(yī)學(xué)成像、無線、PCS/PCN系統(tǒng)、雷達(dá)、衛(wèi)星通信。</p><p><b>　　fo</b></p><p>　　圖1-1 DDS方波輸出框圖</p>&

14、lt;p>　　1.3 DDS的系統(tǒng)簡(jiǎn)介</p><p>　　1.3.1DDS的基本原理</p><p>　　DDS的基本原理是利用采樣定理，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1-2來表示。 </p><p>　　K fS&l

15、t;/p><p><b>　　FO</b></p><p>　　圖1-2 DDS原理圖</p><p>　　相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來一個(gè)時(shí)鐘脈沖ｆｓ，加法器將頻率控制字ｋ與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸

16、入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。 用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存

17、儲(chǔ)器的輸出送到D／A轉(zhuǎn)換器，D／A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。 DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于</p><p>　　1.3.2 DDS的性能特點(diǎn)</p><p>　?。?/p>

18、1）輸出頻率相對(duì)帶寬較寬 輸出頻率帶寬為50%ｆs（理論值）。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%ｆs。 （2）頻率轉(zhuǎn)換時(shí)間短 DDS是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上，在DDS的頻率控制字改變之后，需經(jīng)過一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間，也就是一個(gè)

19、時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。  （3）頻率分辨率極高 若時(shí)鐘ｆs的頻率不變，DDS的頻率分辨率就由相位累加器的位數(shù)Ｎ決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在１Hz數(shù)量級(jí)，許多小于１MHz甚至更小。 （4）相位變化連續(xù) 改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增

20、量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。 （5）輸出波形的靈活</p><p>　　第二章 單片機(jī)80C51的簡(jiǎn)介</p><p>　　2.1 主芯片80C51的硬件資源</p><p>　　2.1.1單片機(jī)的概念</p><p>　　單片機(jī)（microcontroller，又稱微控

21、制器）是在一塊硅片上集成了各種部件的微型計(jì)算機(jī)。這些部件包括中央處理器CPU、數(shù)據(jù)存儲(chǔ)器RAM、程序存儲(chǔ)器ROM、定時(shí)器/計(jì)數(shù)器和多種I/O接口電路。圖2-1是80C51單片機(jī)的基本結(jié)構(gòu)圖</p><p>　　圖2-1 80C51單片機(jī)的基本結(jié)構(gòu)圖</p><p>　　1.80C51單片機(jī)的結(jié)構(gòu)特點(diǎn)有以下幾點(diǎn)：</p><p><b>　　8位CPU；&l

22、t;/b></p><p>　　片內(nèi)振蕩器及時(shí)鐘電路；</p><p><b>　　32根I/O線；</b></p><p>　　外部存儲(chǔ)器ROM和RAM，尋址范圍各64KB；</p><p>　　兩個(gè)16位的定時(shí)器/計(jì)數(shù)器；</p><p>　　5個(gè)中斷源，2個(gè)中斷優(yōu)先級(jí)</p>

23、;<p><b>　　全雙工串行口</b></p><p><b>　　布爾處理器</b></p><p><b>　　2.定時(shí)器/計(jì)數(shù)器</b></p><p>　　80C51內(nèi)部有兩個(gè)16位可編程定時(shí)器/計(jì)數(shù)器，記為T0和T1。16位是指它們都是由16個(gè)觸發(fā)器構(gòu)成，故最大計(jì)數(shù)模值為2

24、-1?？删幊淌侵杆麄兊墓ぷ鞣绞接芍噶顏碓O(shè)定，或者當(dāng)計(jì)數(shù)器來用，或者當(dāng)定時(shí)器來用，并且計(jì)數(shù)（定時(shí)）的范圍也可以由指令來設(shè)置。這種控制功能是通過定時(shí)器方式控制寄存器TMOD來完成的.</p><p>　　如果需要，定時(shí)器在計(jì)到規(guī)定的定時(shí)值時(shí)可以向CPU發(fā)出中斷申請(qǐng)，從而完成某種定時(shí)的控制功能。在計(jì)數(shù)狀態(tài)下同樣也可以申請(qǐng)中斷。定時(shí)器控制寄存器TCON用來負(fù)責(zé)定時(shí)器的啟動(dòng)、停止以及中斷管理</p><

25、p>　　在定時(shí)工作時(shí)，時(shí)鐘由單片機(jī)內(nèi)部提供，即系統(tǒng)時(shí)鐘經(jīng)過12分頻后作為定時(shí)器的時(shí)鐘。技術(shù)工作時(shí)，時(shí)鐘脈沖由TO和T1輸入</p><p><b>　　3.中斷系統(tǒng)</b></p><p>　　80C51的中斷系統(tǒng)允許接受五個(gè)獨(dú)立的中斷源，即兩個(gè)外部中斷申請(qǐng)，兩個(gè)定時(shí)器/計(jì)數(shù)器中斷以及一個(gè)串行口中斷。</p><p>　　外部中斷申請(qǐng)通過

26、INTO和INT1（即P3.2和P3.3）輸入，輸入方式可以是電平觸發(fā)（低電平有效），也可以是邊沿觸發(fā)（下降沿有效）。兩個(gè)定時(shí)器中斷請(qǐng)求是當(dāng)定時(shí)器溢出時(shí)向CPU提出的，即當(dāng)定時(shí)器由狀態(tài)1轉(zhuǎn)為全零時(shí)提出的。第五個(gè)中斷請(qǐng)求是由串行口發(fā)出的，串行口每發(fā)送完一個(gè)數(shù)據(jù)或接收完一個(gè)數(shù)據(jù)，就可提出一次中斷請(qǐng)求</p><p>　　2.1.2 80C51的芯片引腳</p><p><b>　　如

27、圖2-2所示</b></p><p><b>　　VCC：供電電壓。</b></p><p><b>　　GND：接地。</b></p><p>　　P0口：P0口為一個(gè)8位漏極開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時(shí)，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義

28、為數(shù)據(jù)/地址的第八位。在FIASH編程時(shí)，P0 口作 圖2-2 80C51引腳圖</p><p>　　為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。 </p><p>　　P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上

29、拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為第八位地址接收。</p><p>　　P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個(gè)TTL門電流，當(dāng)P2口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流，這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或

30、16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。</p><p>　　P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是

31、由于上拉的緣故。</p><p>　　P3口也可作為AT89C51的一些特殊功能口，如下表所示：</p><p>　　P3.0 RXD（串行輸入口）</p><p>　　P3.1 TXD（串行輸出口）</p><p>　　P3.2 /INT0（外部中斷0）</p><p>　　P3.3 /INT1（外部中斷1）<

32、/p><p>　　P3.4 T0（記時(shí)器0外部輸入）</p><p>　　P3.5 T1（記時(shí)器1外部輸入）</p><p>　　P3.6 /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通）</p><p>　　P3.7 /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）</p><p>　　P3口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。</p>

33、<p>　　RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。</p><p>　　ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，

34、將跳過一個(gè)ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時(shí)， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。</p><p>　　/PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。</p>&l

35、t;p>　　/EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000H-FFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式1時(shí)，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。</p><p>　　XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。</p><p>　　

36、XTAL2：來自反向振蕩器的輸出。</p><p>　　2.1.3 使用I/O口的注意事項(xiàng)</p><p>　?。?） P1,P2,P3口的輸出緩沖器可驅(qū)動(dòng)4個(gè)LSTTL電路。對(duì)于HCMOS芯片單片機(jī)的I/O口，在正常情況下，可任意由TTL或NMOS電路驅(qū)動(dòng)。HMOS及CMOS性的單片機(jī)I/O口有集電極開路或漏極開路的輸出來驅(qū)動(dòng)時(shí)，不必外加上拉電阻</p><p>

37、　　（2）對(duì)于74LS系列，CD4000系列以及一些大規(guī)模集成電路芯片（如8155，8253，8279等），都可以和MCS-51系列單片機(jī)直接接口。具體使用時(shí)，可以查閱有關(guān)器件手冊(cè)或參考典型電路</p><p>　?。?）對(duì)一些線性組件，特別是應(yīng)用鍵盤、碼盤、LED顯示器等輸入/輸出設(shè)備時(shí)，應(yīng)當(dāng)盡量增加驅(qū)動(dòng)部分的容量，否則，單片機(jī)將提供不出足夠的驅(qū)動(dòng)電流供給負(fù)載使用</p><p>　　2

38、.2 80C51中斷系統(tǒng)</p><p>　　所謂中斷，是指當(dāng)計(jì)算機(jī)執(zhí)行正常程序時(shí)，系統(tǒng)中出現(xiàn)某些急需處理的異常情況和特殊情求，CPU暫停執(zhí)行現(xiàn)行程序，轉(zhuǎn)去對(duì)隨機(jī)發(fā)生地更緊迫事件進(jìn)行處理；處理完畢后，CPU自動(dòng)返回原來的程序繼續(xù)執(zhí)行。</p><p>　　中斷允許軟件設(shè)計(jì)不需要關(guān)心系統(tǒng)其他部分定時(shí)要求，算術(shù)程序不需要考慮隔幾個(gè)指令檢查I/O設(shè)備是否需要服務(wù)。相反，算術(shù)程序編寫時(shí)好像有無限

39、的時(shí)間作算術(shù)運(yùn)算而無其他工作在進(jìn)行。若其它事件需要服務(wù)時(shí)，則通過中斷告訴系統(tǒng)。</p><p>　　80C51單片機(jī)有5個(gè)中斷源，有兩個(gè)中斷優(yōu)先級(jí)，每個(gè)中斷源的優(yōu)先級(jí)可以編程控制。中斷允許受到CPU開中斷和中斷源開中斷的兩級(jí)控制。</p><p><b>　　2.2.1 中斷源</b></p><p>　　中斷源是指任何引起計(jì)算機(jī)中斷的事件，一

40、般一臺(tái)機(jī)器允許有許多個(gè)中斷源。80C51系列單片機(jī)至少有5個(gè)中斷源。增加很少的硬件就可把各種硬件中斷源“線或”成為一個(gè)外部中斷輸入，然后再順序檢索一起中斷的特定源。</p><p>　　80C51單片機(jī)的5個(gè)中斷源是：</p><p>　　外部中斷請(qǐng)求0，由（P3.2）輸入；</p><p>　　外部中斷請(qǐng)求1，由（P3.3）輸入；</p><p

41、>　　片內(nèi)定時(shí)器/計(jì)數(shù)器0益處中斷請(qǐng)求；</p><p>　　片內(nèi)定時(shí)器/計(jì)數(shù)器1 溢出中斷請(qǐng)求；</p><p>　　片內(nèi)串行口發(fā)送/接收中斷請(qǐng)求；</p><p>　　為了了解每個(gè)中斷源是否產(chǎn)生了中斷請(qǐng)求，中斷系統(tǒng)應(yīng)設(shè)置許多個(gè)中斷請(qǐng)</p><p>　　求觸發(fā)器（標(biāo)志位）實(shí)現(xiàn)記憶。這些中斷源請(qǐng)求標(biāo)志位分別有特殊功能寄存器TCON和S

42、CON的相應(yīng)位鎖存</p><p>　　定時(shí)器/計(jì)數(shù)器控制寄存器TCON，它是一個(gè)八位的寄存器，各位如下表所示</p><p>　　IT0,IT1：外部中斷0、1觸發(fā)方式選擇位，由軟件設(shè)置。1是下降沿觸發(fā)，0是電平觸發(fā)。</p><p>　　IE0,IE1：外部終端0、1請(qǐng)求標(biāo)志位。</p><p>　　TF0,TF1：定時(shí)器/計(jì)數(shù)器0、1溢

43、出中斷請(qǐng)求標(biāo)志。</p><p>　　2.2.2 中斷的控制</p><p>　　中斷的控制主要實(shí)現(xiàn)中斷的開關(guān)管理和中斷優(yōu)先級(jí)的管理。這個(gè)管理主要通過對(duì)特殊功能寄存器IE和IP的編程實(shí)現(xiàn)。</p><p>　　（1）中斷允許寄存器IE</p><p>　　EX0,EX1：外部終端0，1的中斷允許位。1是中斷開，0是中斷關(guān)</p>

44、<p>　　ET0,ET1：定時(shí)器/計(jì)數(shù)器0、1溢出中斷允許位。1是開中斷，0是關(guān)中斷</p><p>　　ES：串行口中斷允許位。1是中斷開，0是中斷關(guān)</p><p>　　ET2：定時(shí)器/計(jì)數(shù)器2溢出中斷位</p><p>　　EA：CPU開/關(guān)中斷控制位。1是開中斷，0是關(guān)中斷</p><p>　?。?）中斷優(yōu)先級(jí)寄存器IP

45、</p><p>　　若系統(tǒng)中多個(gè)中斷源同時(shí)請(qǐng)求中斷，則CPU按中斷源的優(yōu)先級(jí)別，由高到低分別響應(yīng)。</p><p>　　80C51單片機(jī)有兩個(gè)中斷優(yōu)先級(jí)：高優(yōu)先級(jí)和低優(yōu)先級(jí)。每個(gè)中斷源都可以編程為高優(yōu)先級(jí)。這可以實(shí)現(xiàn)兩級(jí)中斷嵌套。嵌套的原則：一個(gè)正在執(zhí)行的中斷服務(wù)程序可以被高級(jí)的中斷請(qǐng)求中斷，而不能被同級(jí)或較低級(jí)的中斷請(qǐng)求中斷。兩級(jí)中斷通過使用IP寄存器設(shè)置，相應(yīng)的位置1，則優(yōu)先級(jí)高，0

46、則優(yōu)先級(jí)低。</p><p>　　PX0、PX1：終端0、1中斷優(yōu)先級(jí)控制；</p><p>　　PT0、PT1：定時(shí)器/計(jì)數(shù)器0、1中斷優(yōu)先級(jí)控制。</p><p>　　PS：串行口中斷優(yōu)先級(jí)控制。</p><p>　　80C51復(fù)位時(shí)，IP被清零，5個(gè)中斷源都在同一個(gè)優(yōu)先級(jí)。這時(shí)若其中幾個(gè)中斷源同時(shí)產(chǎn)生中斷請(qǐng)求，則CPU按照片內(nèi)硬件優(yōu)先級(jí)

47、鏈路的順序相應(yīng)中斷，硬件優(yōu)先級(jí)由高到低的順序是：外部終端0 定時(shí)器/計(jì)數(shù)器0 外部中斷1 定時(shí)器/計(jì)數(shù)器1 串行口中斷。</p><p>　　2.2.3 中斷響應(yīng)</p><p>　　80C51的CPU在每個(gè)機(jī)器周期采樣中斷源的中斷請(qǐng)求標(biāo)志位，如果沒有上述阻止條件，則將在下一個(gè)機(jī)器周期響應(yīng)被激活的最高級(jí)中斷請(qǐng)求。阻止條件如下：</p><p>

48、　　CPU正在處理同級(jí)或更高級(jí)的中斷；</p><p>　　現(xiàn)行機(jī)器周期不是所執(zhí)行指令的最后一個(gè)機(jī)器周期；</p><p>　　正在執(zhí)行的是RETI或者是訪問IE或IP的指令；</p><p>　　CPU在中斷響應(yīng)之后完成如下操作：</p><p>　　硬件清除相應(yīng)的中斷標(biāo)志位；</p><p>　　執(zhí)行一條硬件子程序

49、，保護(hù)斷點(diǎn)，并轉(zhuǎn)向中斷服務(wù)程序入口。</p><p>　　結(jié)束中斷時(shí)執(zhí)行RETI指令，恢復(fù)斷點(diǎn)，返回主程序。</p><p>　　80C51的CPU在相應(yīng)中斷請(qǐng)求時(shí)，由硬件電路自動(dòng)形成轉(zhuǎn)向與該中斷源對(duì)應(yīng)的中斷的服務(wù)程序入口地址。這種方法為硬件向量中斷法。</p><p>　　各中斷源的中斷服務(wù)程序入口地址如下：</p><p>　　各中斷服務(wù)

50、程序入口地址僅隔8個(gè)字節(jié)，編譯器在這些地址放入無條件轉(zhuǎn)移指令，跳到服務(wù)程序的實(shí)際地址。</p><p>　　向量中斷包括把先前的程序計(jì)數(shù)指針推入堆棧，中斷服務(wù)程序很像其他子程序。當(dāng)向量中斷發(fā)生時(shí)，硬件禁止所有中斷。此時(shí)表明外部中斷或定時(shí)器溢出的標(biāo)志位由硬件清除。中斷服務(wù)程序的不同分支取決于中斷源。在重新允許全局CPU中斷EA之前，必須仔細(xì)清除各種標(biāo)志。標(biāo)志會(huì)引起立即地重復(fù)中斷。80C51對(duì)終端實(shí)際上有特殊的返回指

51、令----RETI。不是RET。RETI重新允許系統(tǒng)識(shí)別其他中斷。因而，沒必要在正常使用中斷時(shí)復(fù)位EA，只要在程序初始化時(shí)開中斷一次就可以了。</p><p>　　2.3 單片機(jī)定時(shí)/計(jì)數(shù)器的使用</p><p>　　80C51系列單片機(jī)至少有兩個(gè)16位內(nèi)部定時(shí)器/計(jì)數(shù)器。8052有三個(gè)定時(shí)器/計(jì)數(shù)器，其中連個(gè)基本定時(shí)器/計(jì)數(shù)器是定時(shí)器/計(jì)數(shù)器0和定時(shí)器/計(jì)數(shù)器1。他們既可以編程為定時(shí)器

52、使用，也可以編程為計(jì)數(shù)器使用。若是計(jì)數(shù)內(nèi)部晶振驅(qū)動(dòng)時(shí)鐘，則它是定時(shí)器；若是計(jì)數(shù)80C51的輸入引腳的脈沖信號(hào)，則它是計(jì)數(shù)器。</p><p>　　80C51的T/C時(shí)加一計(jì)數(shù)的。定時(shí)器實(shí)際上也是工作在技術(shù)方式下的，只不過對(duì)固定頻率的脈沖計(jì)數(shù)；由于脈沖周期固定，由計(jì)數(shù)值可以計(jì)算出時(shí)間，有定時(shí)功能。</p><p>　　當(dāng)T/C工作在定時(shí)器時(shí)，對(duì)振蕩源12分頻的脈沖計(jì)數(shù)，即每個(gè)機(jī)器周期計(jì)數(shù)值加

53、一，頻率加=fosc/12。晶振為6MHz，計(jì)數(shù)頻率=500KHz，每2uS計(jì)數(shù)加一。</p><p>　　當(dāng)T/C工作在計(jì)數(shù)器時(shí)，計(jì)數(shù)脈沖來自外部脈沖輸入引腳T0或T1。當(dāng)T0或T1腳上負(fù)跳變需2個(gè)機(jī)器周期，即24個(gè)振蕩周期。所以T0或T1腳輸入的計(jì)數(shù)外部脈沖的最高頻率為fosc/12。當(dāng)晶振為12MHz時(shí)，最高技術(shù)頻率為500KHz，高于此頻率將計(jì)數(shù)出錯(cuò)。</p><p>　　2.3.

54、1與T/C有關(guān)的特殊功能寄存器</p><p>　?。?）計(jì)數(shù)寄存器TH和TL</p><p>　　T/C是16位的，計(jì)數(shù)寄存器有TH高8位TL低8位構(gòu)成。在特殊功能寄存器中，對(duì)應(yīng)T/C0為TH0和TL0；對(duì)應(yīng)T/C1為TH1和TL1。定時(shí)器/計(jì)數(shù)器的初始值通過TH1/TL1和TH0/TL0設(shè)置</p><p>　?。?）定時(shí)器/計(jì)數(shù)器控制寄存器TCON</p

55、><p>　　TR0、TR1：定時(shí)器/計(jì)數(shù)器0、1啟動(dòng)控制位。1是啟動(dòng)，0是停止</p><p>　　TCON復(fù)位后清零，T/C需要受到軟件控制才能啟動(dòng)計(jì)數(shù)；當(dāng)計(jì)數(shù)計(jì)滿時(shí)，產(chǎn)生向高位的進(jìn)位TF,即溢出中斷請(qǐng)求標(biāo)志</p><p>　　T/C的方式控制寄存器TMOD</p><p>　　C/T：計(jì)數(shù)器或定時(shí)器選擇位。1位計(jì)數(shù)器，0位定時(shí)器</

56、p><p>　　GATE：門控信號(hào)。1時(shí)T/C的啟動(dòng)控制受到雙重控制，即要求TR0/TR1和INT0/INT1同時(shí)為高；0時(shí)T/C的啟動(dòng)僅受TR0/TR1控制</p><p>　　M1和M0：工作方式選擇位，具體見下表</p><p>　　2.3.2 定時(shí)器/計(jì)數(shù)器的初始化</p><p><b>　?。?）初始化步驟</b>

57、;</p><p>　　在使用80C51的定時(shí)器/計(jì)數(shù)器前，應(yīng)對(duì)它進(jìn)行編程初始化，主要是對(duì)TCON和TMOD編程，還需要計(jì)算和裝載T/C的計(jì)數(shù)初值。一般完成以下幾個(gè)步驟：</p><p>　　確定T/C的工作方式----編程TMOD寄存器。</p><p>　　計(jì)算T/C中的計(jì)數(shù)初值，并裝載到TH和TL。</p><p>　　T/C在中斷方式

58、工作時(shí)，須開CPU中斷和源中斷----編程IE寄存器。</p><p>　　啟動(dòng)定時(shí)器/計(jì)數(shù)器----編程TCON中TR1和TR0位</p><p>　?。?）計(jì)數(shù)初值的計(jì)算</p><p>　　在定時(shí)器方式下，T/C是對(duì)機(jī)器周期脈沖計(jì)數(shù)的，如果fosc=6MHz，一個(gè)機(jī)器周期為2us，則</p><p>　　方式0 13位定時(shí)器最大時(shí)間間

59、隔=（2-1）*2us=16.384ms；</p><p>　　方式1 16位定時(shí)器最大時(shí)間間隔=（2-1）*2us=131.072ms；</p><p>　　方式2 8位時(shí)器最大時(shí)間間隔=（2-1）*2us=512us</p><p>　　若使T/C工作在定時(shí)器方式1，要求定時(shí)1ms，求計(jì)數(shù)初值。如設(shè)計(jì)數(shù)初值為x,則有（2-1）*2us=1000us</

60、p><p><b>　　x=2-500</b></p><p>　　因此，TH,TL可置65536-500。</p><p>　　第三章 AD9850簡(jiǎn)介</p><p>　　3.1 AD9850功能概述</p><p>　　AD9850是高穩(wěn)定度的直接數(shù)字頻率合成器件，內(nèi)部包含有輸入寄存器、數(shù)據(jù)寄

61、存器、數(shù)字合成器（DDS）、10位高速D/A轉(zhuǎn)換器和高速比較器。AD9850高速的直接數(shù)字合成器（DDS）核心根據(jù)設(shè)定的32位頻率控制字和5位相移控制字，可產(chǎn)生0.029Hz到62.5MHz的正弦波信號(hào)和標(biāo)準(zhǔn)的方波信號(hào)。該器件提供了并行和串行控制字輸入，可通過并行接口或串行接口實(shí)現(xiàn)控制字的定入，以改變其輸出頻率和相位。其主要特性如下：</p><p>　?。?）單電源供電，+5V或+3.3V；（2）功耗低，38

62、0mW(=5V)，</p><p>　　155mW(3.3V)；（3）具有電源關(guān)斷功能；（4）工作溫度：-40℃-+85℃。 1.2 AD9850的引腳功能 AD9850是28腳SOP表面封裝，</p><p>　　體積小，易用于便攜儀器。其AD9850</p><p>　　排列如圖1所示，功能如下： </p

63、><p>　?。?）D0-D7，控制字并行輸入</p><p>　　端，其中D7可作為串行輸入； 圖3-1 AD9850引腳圖 </p><p>　　（2）DGND，數(shù)字地； （3）DVDD，為內(nèi)部數(shù)字電路提供電源； （4）WCLK，控制字裝入時(shí)鐘； （5）FQUD，頻率更新控制； （6）CLK，輸入時(shí)鐘； （7）AGND

64、，模擬地； （8）AVDD，為內(nèi)部模擬電路提供電源，可與數(shù)字電源共用； （9）RSET，DAC外接電阻； （10）QOUT，QB，內(nèi)部比較器輸出端； （11）VINN，VINP，內(nèi)部比較器輸入端； （12）DACBL，內(nèi)部DAC外接參考電壓端，可空； （13）IB，IOUT，DAC輸出端； （14）RES，復(fù)位端。3.2 AD9850工作原理 </

65、p><p>　　3.2.1 控制字格式及寫入時(shí)序 AD9850包含一個(gè)40位輸入寄存器，</p><p>　　其中低32位為頻率控制字，高5位</p><p>　　為相位控制字，還有一位電源使能位</p><p><b>　　和兩位測(cè)試位。</b></p><p>　　AD9850的控制字有并行和

66、串行兩種</p><p>　　寫入方式，時(shí)序如圖5-2所示。并行裝入模式下， 圖3-2 控制字裝入時(shí)序圖</p><p>　　WCLK第一個(gè)時(shí)鐘上升沿到來時(shí)，裝入高8位控制字，依次下去，當(dāng)?shù)?個(gè)WCLK時(shí)鐘到來時(shí)裝入低8位控制字，這樣，連續(xù)5個(gè)WCLK時(shí)鐘即可將40位控制字裝入輸入寄存器。第5個(gè)WCLK時(shí)鐘后，WCLK時(shí)鐘將不再起作用，直到FQUD時(shí)鐘上升沿以來或重新復(fù)位。FQUD時(shí)鐘

67、上升沿將40位控制字寫入數(shù)據(jù)寄存器，AD9850輸出新的頻率波。對(duì)于串行模式，每一個(gè)WCLK時(shí)鐘上升沿，由控制字輸入口的第8位（管腳25）移入1位控制位（低位先移入），40個(gè)WCLK時(shí)鐘后，F(xiàn)QUD脈沖的上升沿更新輸出頻率。值得注意的是兩位測(cè)試位僅是為了生產(chǎn)測(cè)試用，必須是00。3.2.2頻率輸出原理 AD9850的直接數(shù)字合成技術(shù)是基于數(shù)字分頻原理實(shí)現(xiàn)頻率合成的。器件內(nèi)部有一個(gè)增量可調(diào)的累加器，每接收到一個(gè)輸入脈沖，累加器就增

68、加所設(shè)定的增量（由寫入的32位頻率控制字決定），當(dāng)累加器溢出時(shí)，就輸出一臨界值，AD9850用一種算法邏輯把累加器輸出值轉(zhuǎn)換為接近正弦的量化值，這種算法邏輯實(shí)際上就是由高度集成化的存儲(chǔ)器查表技術(shù)和數(shù)字信號(hào)處理（DSP）技術(shù)來完成的。隨后AD9850將量化值送內(nèi)部的D/A轉(zhuǎn)換器輸出正弦波形，若再輔以</p><p>　　AD9850主要應(yīng)用于頻率合成以及數(shù)字通信領(lǐng)域，但由于其具有分頻特性且易于控制，這里，我們把它應(yīng)

69、用于信號(hào)發(fā)生器。</p><p>　　3.3.1 AD9850的應(yīng)用</p><p>　　由于AD9851是貼片式的體積非常小，引腳排列比較密，焊接時(shí)必須小心，還要防靜電，焊接不好就很容易把芯片給燒壞。還有在使用中數(shù)據(jù)線、電源等接反或接錯(cuò)都很容易損壞芯片。所以在AD9851外圍采用了電源、輸入、輸出、數(shù)據(jù)線的保護(hù)電路。為了不受外界干擾，還應(yīng)添加了濾波電路，顯得整個(gè)電路完美。</p&g

70、t;<p>　　3.3.2 AD9850的硬件設(shè)計(jì)</p><p>　　采用AT89C51作為CPU與AD9850并行接口方式對(duì)時(shí)鐘頻率進(jìn)行分頻控制，其中先用一片鎖存器來鎖存控制字，用P3.2、P3.4模擬控制字寫入時(shí)鐘來控制數(shù)據(jù)的定入?？刂谱謱懭牒螅珹D9850即由內(nèi)部D/A轉(zhuǎn)換器輸出正弦波。電路設(shè)計(jì)時(shí)，對(duì)時(shí)鐘信號(hào)的質(zhì)量要求比較高，即時(shí)鐘信號(hào)的上升沿和下降沿應(yīng)無大的尖峰和凹坑，時(shí)鐘信號(hào)必須用地線

71、屏蔽。另外，給AD9850的時(shí)鐘信號(hào)不能低于1 MHz，低于這個(gè)數(shù)值時(shí)，芯片將自動(dòng)進(jìn)入休眠狀態(tài)；當(dāng)高于此頻率時(shí)，系統(tǒng)則恢復(fù)正常。最后還要考慮設(shè)計(jì)良好的去耦電路，去耦電容盡可能靠近器件，并注意良好接地，模擬地和數(shù)字地一定要分開等。</p><p>　　第四章 DDS信號(hào)源系統(tǒng)設(shè)計(jì)</p><p>　　4.1 方案論證與比較</p><p>　　4.1.1 正

72、弦波生成方案</p><p>　　方案一：采用自激振蕩。</p><p>　　1.產(chǎn)生正弦波自激振蕩的平衡條件為： </p><p>　　幅度平衡條件 AF=1</p><p>　　相位平衡條件 AF = A+ F = 2n ， n為整數(shù)</p><p>　　實(shí)質(zhì)上，只要電路中的反饋是正反饋，相位

73、平衡條件就一定滿足，這是由電路結(jié)構(gòu)決定的，而幅度平衡條件則由電路參數(shù)決定，當(dāng)環(huán)路增益 AF＝1時(shí)，電路產(chǎn)生等幅振蕩；AF<1時(shí)電路產(chǎn)生減幅振蕩；AF>1時(shí)，電路產(chǎn)生增幅振蕩。 </p><p><b>　　2．選頻特性 </b></p><p>　　在振蕩電路中，當(dāng)放大電路或正反饋網(wǎng)絡(luò)具有選頻特性時(shí)，電路才能輸出所需頻率f0的正弦信號(hào)。也就是說，在電路的選

74、頻特性作用下，只有頻率為f0的正弦信號(hào)才能滿足振蕩條件。 </p><p><b>　　3．穩(wěn)幅措施 </b></p><p>　　如果振蕩電路滿足起振條件，在接通直流電源后，它的輸出信號(hào)將隨時(shí)間的推移逐漸增大。當(dāng)輸出信號(hào)幅值達(dá)到一定程度后，放大環(huán)節(jié)的非線性器件接近甚至進(jìn)入飽和或截止區(qū)，這時(shí)放大電路的增益A 將會(huì)逐漸下降，直到滿足幅度平衡條件AF ＝ 1，輸出信號(hào)將不

75、會(huì)再增大，從而形成等幅振蕩。這就是利用放大電路中的非線性器件穩(wěn)幅的原理。由于放大電路進(jìn)入非線性區(qū)后，信號(hào)幅度才能穩(wěn)定，所以輸出信號(hào)必然會(huì)產(chǎn)生非線性失真(削波)。為了改善輸出信號(hào)的非線性失真，常常在放大電路中設(shè)置非線性負(fù)反饋網(wǎng)絡(luò)(如，熱敏電阻、半導(dǎo)體二極管、鎢絲燈泡等)，使放大電路未進(jìn)入非線性區(qū)時(shí)，電路滿足幅度平衡條件(AF=1)，維持等幅振蕩輸出。這是一種比較好的穩(wěn)幅措施。</p><p>　　由基本放大器A和正

76、反饋網(wǎng)絡(luò)F組成的閉合正反饋環(huán)路，如圖4-1所示。由閉合環(huán)路組成的自激振蕩器，其振蕩產(chǎn)生的起始信號(hào)來自于電路中的各種起伏和外來擾動(dòng)這些電信號(hào)中含豐富的頻率成分，經(jīng)選頻網(wǎng)絡(luò)選出某頻率的信號(hào)輸送至放大器A放大后，經(jīng)F網(wǎng)絡(luò)反饋后再放大，……，反復(fù)循環(huán)直至電路的輸出由小至大。最后建立和形成穩(wěn)定的波形輸出。但此電路易受外界的干擾，波形不易于穩(wěn)定，而且難以達(dá)到題目中所要求的波形頻率，操作麻煩。</p><p>　　圖4-1 閉

77、合正反饋環(huán)路圖</p><p>　　方案二：采用單片機(jī)最小系統(tǒng)與AD9850并行接口方式對(duì)時(shí)鐘頻率進(jìn)行分頻控制，再連接鎖相環(huán)，是輸出波形的頻率更加穩(wěn)定。如圖4-2所示，AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。AD9850是以高速的直接數(shù)字合成器（DDS）為核心根據(jù)設(shè)定的32位頻率控制字和5位相移控制字，可產(chǎn)生0.029Hz到62.5MHz的正弦波信號(hào)和標(biāo)準(zhǔn)的方波信號(hào)，而且DD

78、S芯片轉(zhuǎn)換速度快、性能價(jià)格比高、體積小、輸出波形穩(wěn)定度，精度高、分辨率高，而且輸出波形的頻率、相位可控，能達(dá)到題目預(yù)期的效果，操作方便，易于實(shí)現(xiàn)。</p><p>　　經(jīng)比較，在本設(shè)計(jì)中采用方案二。</p><p>　　圖4-2 正弦波輸出框圖</p><p>　　4.1.2 輸出電壓幅度控制方案</p><p>　　方案一：采用多級(jí)放大電

79、路。由兩個(gè)晶體管構(gòu)成共射——共集放大電路如圖4-3，第一級(jí)起到電壓放大作用，達(dá)到正弦信號(hào)峰-峰值輸出，第二級(jí)為跟隨器，主要為了能夠帶50歐的負(fù)載，使其負(fù)載上的正弦信號(hào)的輸出電壓的峰-峰值達(dá)到題目的要求。此電路只是在調(diào)試選定具體參數(shù)中比較麻煩，但工作比較穩(wěn)定，比較易于實(shí)現(xiàn)。</p><p>　　圖4-3 共射-共基放大電路的交流通路</p><p>　　方案二：采用可變?cè)鲆娣糯笃?。增益放大?/p>

80、直接與AD9850相接,用來實(shí)現(xiàn)電壓的放大并且控制波形的失真，精確度高，且較穩(wěn)定，實(shí)現(xiàn)簡(jiǎn)單?？梢圆捎肁D603,它正是這樣一種具有程控增益調(diào)整功能的芯片。它是美國(guó)ADI公司的專利產(chǎn)品，是一個(gè)低噪、90MHz帶寬增益可調(diào)的集成運(yùn)放，如增益用分貝表示，則增益與控制電壓成線性關(guān)系，壓擺率為275V/μs。管腳間的連接方式?jīng)Q定了可編程的增益范圍，增益在-11～+30dB時(shí)的帶寬為90Mhz，增益在+9～+41dB時(shí)具有9MHz帶寬，改變管腳間的

81、連接電阻，可使增益處在所需范圍內(nèi)。</p><p><b>　　本設(shè)計(jì)采用方案二。</b></p><p>　　4.1.3 模擬幅度調(diào)制</p><p>　　方案一：采用DDS芯片與0832分別產(chǎn)生正弦波，再經(jīng)乘法器進(jìn)行波形幅度調(diào)制，如圖4-4所示。DDS產(chǎn)生調(diào)制正弦波信號(hào)，范圍在1兆赫茲到10兆赫茲。0832產(chǎn)生正弦波載波，頻率為1kHz。

82、單片機(jī)可以控制調(diào)制信號(hào)的步進(jìn)量，但由于在本設(shè)計(jì)中所采用的51單片機(jī)不具備達(dá)到設(shè)計(jì)中所需正弦波載波的頻率，因而此方案不能采用。</p><p>　　圖4-4 利用0832模擬幅度調(diào)制框圖</p><p>　　方案二：采用兩片DDS芯片分別產(chǎn)生正弦波調(diào)制信號(hào)與載波信號(hào)，如圖4-5所示。產(chǎn)生的信號(hào)再由模擬乘法器進(jìn)行調(diào)幅，用數(shù)字電位器來控制調(diào)制信號(hào)的步進(jìn)量，此方案產(chǎn)生的波形穩(wěn)定，且易于實(shí)現(xiàn)，能夠基

83、本實(shí)現(xiàn)設(shè)計(jì)中的要求。</p><p>　　圖4-5利用9850模擬幅度調(diào)制框圖</p><p>　　4.1.4 數(shù)字PSK/ASK載波調(diào)制</p><p>　　方案一：采用兩片DDS芯片分別產(chǎn)生正弦波和方波，如圖4-6所示,在ASK的載波調(diào)制中，正弦波和方波通過模擬乘法器進(jìn)行調(diào)制；在PSK的調(diào)制中，正弦波和方波通過高頻繼電器進(jìn)行調(diào)制。但DDS芯片產(chǎn)生方波外界電路較

84、為復(fù)雜，不易于調(diào)試。</p><p>　　方案二：采用555芯片來產(chǎn)生方波，DDS芯片來產(chǎn)生正弦波，如圖4-6所示。在ASK的載波調(diào)制中，正弦波和方波通過模擬乘法器進(jìn)行調(diào)制；在PSK的調(diào)制中，正弦波和方波通過高頻繼電器進(jìn)行調(diào)制。此方案中所實(shí)現(xiàn)的方波較為穩(wěn)定，易于調(diào)試。</p><p>　　圖4-6 數(shù)字載波調(diào)制框圖</p><p>　　經(jīng)比較，本設(shè)計(jì)采用方案一。

85、 </p><p>　　根據(jù)題目的具體要求，以及各方案的討論及研究得出了最終的整體方案，下圖既為本設(shè)計(jì)的主體系統(tǒng)設(shè)計(jì)圖4-7。</p><p>　　圖4-7 整體方案框圖</p><p>　　4.2 單元電路設(shè)計(jì)</p><p>　　4.2.1 正弦波的生成</p><p>　　本設(shè)計(jì)中單片機(jī)最小系統(tǒng)中的81

86、55與AD9850芯片的接口采用的是8位并行接口方式。AD9850的頻率/相位控制字—共有40位，并行加載時(shí)，要連續(xù)加載5次，D7位最高位，D0位最低位。頻率相位控制字的第一個(gè)8位中的5位用來控制相位的調(diào)制，1位用來低功耗，2位用于裝載格式。第2個(gè)字節(jié)到第5個(gè)字節(jié)組成32位的頻率控制字，其輸出信號(hào)的頻率f=,其中為32位頻率控制字的值，為工作時(shí)鐘。8155的PB口(PB0腳~PB7腳)與AD9850的數(shù)據(jù)口（D0腳~D7腳）相接，AD9

87、850的第7腳WCLK是加載時(shí)鐘，與引腳FQUD配合，完成數(shù)據(jù)加載，F(xiàn)QUD為頻率/相位更新控制。用單片機(jī)的P3.2與P3.4分別與AD9850的WCLK和FQUD相連接，模擬控制字寫入時(shí)鐘來控制數(shù)據(jù)的定入。本設(shè)計(jì)中AD9850選用的時(shí)鐘為66MHz。AD9850波形的輸出頻率可以達(dá)到幾十MHz。連接如圖4-8所示。</p><p>　　圖4-8 AD9850連線圖</p><p>　　4

88、.2.2 輸出電壓幅度控制</p><p>　　最初我對(duì)輸出電壓的幅度控制由模擬電路（晶體管等）來實(shí)現(xiàn)。正弦波從AD9850輸出后進(jìn)入到模擬電路中，晶體管基極上的10微法電容和100皮法電容分別控制高頻信號(hào)和部分低頻信號(hào)的通過，第一級(jí)為放大電路，實(shí)現(xiàn)電壓的放大，使其輸出電壓的峰-峰值達(dá)到5伏到7伏之間，晶體管采用9018，測(cè)得它的電流放大倍數(shù)，集極的電壓控制為所加電壓源的一半，本設(shè)計(jì)中晶體管所加電源為12伏，因

89、此集極的電壓為6伏，初始先定集極的電阻為3千歐，根據(jù)公式由得出從而得出集極的電流，進(jìn)而由求得基極的電阻，發(fā)射極直接接地，從而構(gòu)成了共射放大電路，實(shí)現(xiàn)輸出電壓的峰-峰值要求（5伏~7伏）。第二級(jí)為跟隨器，從而能夠帶動(dòng)50歐的負(fù)載。基極與發(fā)射極由0.1微法的電容所構(gòu)成的回路為自舉電路。基極接電阻后直接接到電源，發(fā)射極直接接負(fù)載從而構(gòu)成了跟隨器。根據(jù)調(diào)試再對(duì)相應(yīng)的參數(shù)進(jìn)行調(diào)整，來實(shí)現(xiàn)整個(gè)電路的運(yùn)行，最終實(shí)現(xiàn)在頻率范圍內(nèi)50歐負(fù)載電阻上正弦信號(hào)

90、輸出電壓的峰-峰值（5伏~7伏）。</p><p>　　圖4-9 AD603引腳圖</p><p>　　但在設(shè)計(jì)過程中，我發(fā)現(xiàn)模擬電路部分難以實(shí)現(xiàn)，于是我們采用了添加自動(dòng)增益放大器芯片的方法來實(shí)現(xiàn)設(shè)計(jì)的要求。采用的是美國(guó)ADI公司的AD603芯片如圖4-9，經(jīng)它放大后，可以實(shí)現(xiàn)設(shè)計(jì)的要求，達(dá)到輸出波形的幅度標(biāo)準(zhǔn)。</p><p>　　4.2.3 模擬信號(hào)的產(chǎn)生&l

91、t;/p><p>　　為了能夠產(chǎn)生模擬幅度調(diào)制信號(hào)，設(shè)計(jì)要求在1MHZ-10MHZ范圍內(nèi)調(diào)制度可在10%-100%之間可調(diào)，所以由DDS芯片產(chǎn)生的正弦波調(diào)制信號(hào)能夠進(jìn)行調(diào)節(jié)，為了實(shí)現(xiàn)調(diào)節(jié)的步進(jìn)，應(yīng)該使用數(shù)字電位器，利用單片機(jī)進(jìn)行程控，不過因?yàn)闀r(shí)間緊，未能找到合適的數(shù)字電位器，故只好采用普通電位器。雖能實(shí)現(xiàn)幅度調(diào)節(jié)，但是不能實(shí)行步進(jìn)，只能做到線性調(diào)節(jié)。</p><p>　　4.2.4 數(shù)字PS

92、K/ASK載波調(diào)制</p><p>　　對(duì)數(shù)字信號(hào)進(jìn)行二進(jìn)制調(diào)制振幅鍵控，主要有兩種方法：乘法器實(shí)現(xiàn)法和鍵控法。在這里我們采用乘法器實(shí)現(xiàn)法，我們采用的乘法器是美國(guó)ADI公司的乘法器AD835，如圖4-10</p><p>　　圖4-10 AD835引腳圖</p><p>　　它具它有工作頻率高，運(yùn)算速度快等優(yōu)點(diǎn)，十分適合進(jìn)行ASK載波調(diào)制。對(duì)于PSK調(diào)制，采用了鍵控

93、法，采用了開關(guān)式三極管和高頻繼電器來實(shí)現(xiàn)，通過調(diào)制信號(hào)來控制高頻繼電器通斷來實(shí)現(xiàn)調(diào)制。</p><p>　　4.2.5 鍵盤與顯示控制的設(shè)計(jì)</p><p>　　利用芯片8279來進(jìn)行鍵盤控制顯示管LED的顯示以及波形的頻率和波形頻率的步進(jìn)。初始化時(shí)，有芯片8279控制的顯示管LED顯示HELLO，當(dāng)按下A建時(shí)，鍵盤清屏；鍵盤的0~9設(shè)置頻率,當(dāng)設(shè)置完畢后，按B鍵表示設(shè)置完畢，此時(shí)顯示管

94、LED的值即為輸出正弦波的頻率；C鍵為頻率步進(jìn)正100赫茲，D鍵為步進(jìn)負(fù)100赫茲。</p><p><b>　　第五章 軟件設(shè)計(jì)</b></p><p>　　5.1 軟件功能的實(shí)現(xiàn)</p><p>　　程序全部由單片機(jī)的C語言編寫，由正弦信號(hào)發(fā)生模塊、功率放大模塊、調(diào)幅（AM）、調(diào)頻（FM）模塊、數(shù)字鍵控（ASK，PSK）模塊以及測(cè)試信號(hào)發(fā)

95、生模塊組成。采用數(shù)控的方法控制DDS芯片AD9850產(chǎn)生0Hz－30MHz正弦信號(hào)，經(jīng)濾波、放大和功放模塊放大至6V并具有一定的驅(qū)動(dòng)能力。測(cè)試信號(hào)發(fā)生模塊產(chǎn)生的1kHz正弦信號(hào)經(jīng)過調(diào)幅（AM）模塊、調(diào)頻（FM）模塊，對(duì)高頻載波進(jìn)行調(diào)幅或調(diào)頻。二進(jìn)制基帶序列信號(hào)送入數(shù)字鍵控模塊，產(chǎn)生二進(jìn)制PSK或ASK信號(hào)，同時(shí)對(duì)ASK信號(hào)進(jìn)行解調(diào)，恢復(fù)出原始數(shù)字序列。</p><p><b>　　5.2 軟件流程圖&l

96、t;/b></p><p>　　5.2.1 總設(shè)計(jì)流程圖</p><p>　　在對(duì)系統(tǒng)初始化后，LED顯示HELLO，同時(shí)兩片AD9850都產(chǎn)生1KHz的正弦波。產(chǎn)生正弦波測(cè)試信號(hào)的AD9850將保持1KHz不變，而作為信號(hào)發(fā)生器的AD9850將在鍵盤的控制下產(chǎn)生預(yù)定的正弦波。同時(shí)還可以通過電路的改變進(jìn)行模擬調(diào)制和數(shù)字調(diào)制。從而實(shí)現(xiàn)各種功能。設(shè)計(jì)流程圖如圖5-1所示。</p&g

97、t;<p>　　圖5-1 軟件流程圖</p><p>　　5.2.2 外設(shè)流程圖</p><p>　　作為人機(jī)界面的鍵盤和LED通過8279來控制。8279是專用鍵盤/顯示器控制芯片，能對(duì)顯示器自動(dòng)掃描，能識(shí)別鍵盤上按下鍵的鍵號(hào)；可充分提高CPU的工作效率。8279與MCS-51接口方便，由它構(gòu)成的標(biāo)準(zhǔn)鍵盤/顯示器接口在微機(jī)應(yīng)用系統(tǒng)中使用越來越廣泛。鍵盤和LED的軟件流程圖如

98、圖5-2所示。</p><p><b>　　N </b></p><p><b>　　Y</b></p><p>　　圖5-2 外設(shè)流程圖</p><p>　　5.2.3 AD9850流程圖</p><p>　　由于用一片AT89C51來控制兩片AD9850，所以利用8155

99、擴(kuò)展I/O口。這樣可以使得I/O口更加充足。如圖5.3。</p><p>　　圖5-3 AD9850流程圖</p><p><b>　　總 結(jié)</b></p><p>　　本設(shè)計(jì)是我第一次比較系統(tǒng)完成的一次設(shè)計(jì)。在本次設(shè)計(jì)中我從選題，搜集資料，電路設(shè)計(jì)到硬件電路的調(diào)試以及程序的調(diào)試，比較系統(tǒng)的接觸到了一次設(shè)計(jì)整個(gè)過程的具體環(huán)節(jié)，從中受益匪淺。

100、本設(shè)計(jì)基本上實(shí)現(xiàn)了設(shè)計(jì)任務(wù)所要求的功能，但由于時(shí)間的緊迫，有許多本可以做的更好的地方，但沒能做到。例如：對(duì)于數(shù)字信號(hào)發(fā)生器，起初是設(shè)想通過從機(jī)與主機(jī)之間通信數(shù)據(jù)完成，而實(shí)際設(shè)計(jì)過程僅僅選用了鍵盤直接控制沒有實(shí)現(xiàn)通訊控制。盡管如此，這次設(shè)計(jì)是對(duì)大學(xué)四年來所學(xué)知識(shí)的一次綜合運(yùn)用，增強(qiáng)了我理論結(jié)合實(shí)踐能力。</p><p>　　通過本次設(shè)計(jì)我進(jìn)一步加深了對(duì)51系列單片機(jī)、DDS、信號(hào)發(fā)生器系統(tǒng)設(shè)計(jì)的了解，增強(qiáng)了我對(duì)電路

101、分析能力，并且對(duì)AT89C51、AD9850、8279、8155等所用芯片有了更深的了解，這為我以后的學(xué)習(xí)打下了良好的基礎(chǔ)。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 張肅文 陸兆熊 高頻電子線路（第三版）[M] 北京 高等教育出版社 1992:102-134.</p><p>　　[2] 謝自美

102、 電子線路設(shè)計(jì)?實(shí)驗(yàn)?測(cè)試[M] 武漢 華中理工大學(xué)出版社 1994:89-117.</p><p>　　[3] 周立功 夏宇聞 單片機(jī)與CPLD綜合應(yīng)用技術(shù)[M] 北京 北京航空航天大學(xué)出版社 2004:189-218.</p><p>　　[4] 童詩白 化成英 模擬電子技術(shù)基礎(chǔ)[M] 北京 高等教育出版社 2000:271-295.</p>

103、<p>　　[5] 樊昌信 詹道庸 通信原理[M] 北京 國(guó)防工業(yè)出版社 1995:71-83.</p><p>　　[6] 李友平 直接數(shù)字頻率合成器（DDS）的原理與設(shè)計(jì)[J] 電聲技術(shù) 1992，（11）．[7] 馬忠梅 籍順心 單片機(jī)的C語言應(yīng)用程序設(shè)計(jì)[M] 北京  北京航空航天大學(xué)出版社 </p><p>　　200

104、3:102-109</p><p>　　[8] 靳達(dá)編 單片機(jī)應(yīng)用系統(tǒng)開發(fā)實(shí)例導(dǎo)航[M] 北京 人民郵電出版社 2000:24-31.</p><p>　　[9] 求是科技 單片機(jī)典型模塊設(shè)計(jì)實(shí)例導(dǎo)航[M]   北京 人民郵電出版社 2003:61-69.</p><p>　　[10] 李光飛 單片機(jī)課程設(shè)計(jì)實(shí)例指導(dǎo)[M] 北京

105、60;北京航空航天大學(xué)出版社2004:45-51. </p><p>　　[11]  胡漢才 單片機(jī)原理及其接口技術(shù)[M] 北京  清華大學(xué)出版社 2005:157-164.</p><p>　　[12] 胡宴如 高頻電子線路[M] 北京 高等教育出版社 2000:186-203.</p><p>　　[13] 白駒珩

106、 雷曉平 單片計(jì)算機(jī)及其應(yīng)用[M] 成都 電子科技大學(xué)出版社1997:74-82..</p><p>　　[14] 李廣弟 單片機(jī)基礎(chǔ)[M] 北京 北京航空航天大學(xué)出版社 1994:72-84.</p><p>　　[15] 肖漢波 一種基于DDS芯片AD9850的信號(hào)源[J] 北京 中國(guó)工程物理研究院電子工程研究所 2002,(9).</p>&l

107、t;p>　　[16] 陳永泰 劉雪燕 AD9850與AT89C51在信號(hào)源中的應(yīng)用[J] 武漢理工大學(xué) 2002,(8).</p><p>　　[17] Analog Devices Inc. CMOS 180MHz Complete DDS Synthesizer AD9851 ［M］1997:45-59.</p><p>　　[18] Nicholas HT

108、The optimisation ofdirect digitalfrequency synthesizer performance in thepresence of finite word length effects［J］．Proc．42nd Annu．Frequency Cont Symp USER-ACOM，1988，（5）5：357.</p><p><b>　　附 錄 </b>

109、;</p><p><b>　　設(shè)計(jì)程序源代碼： </b></p><p>　　#include <reg51.h></p><p>　　#include <absacc.h></p><p>　　#define COM8155 XBYTE[0x2100] //8155</p>