數字示波器的設計-通信工程專業(yè)畢業(yè)論文

1、<p>　　分類號 密級 </p><p>　　U D C 編號 </p><p>　　本科畢業(yè)論文（設計）</p><p>　　題 目：數字示波器的設計</p><

2、p>　　院 （系）：電子信息工程學院</p><p>　　專 業(yè)：通信工程</p><p><b>　　年 級：</b></p><p><b>　　學生姓名：</b></p><p><b>　　學 號：</b></p><p>

3、;<b>　　指導教師：</b></p><p>　　二O一五 年 五 月</p><p><b>　　漢口學院</b></p><p><b>　　學位論文原創(chuàng)性聲明</b></p><p>　　本人鄭重聲明：所呈交的學位論文是本人在導師指導下獨立進行研究工作所取得的研究成果

4、。除了文中特別加以標注引用的內容外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔。</p><p>　　學位論文作者簽名： 日期： 年 月 日</p><p>　　學位論文版權使用授權書</p><p>　　本學位論文作者完全了解學校有關保障、使用學位論文的規(guī)定，同意學校

5、保留并向有關學位論文管理部門或機構送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權省級優(yōu)秀學士學位論文評選機構將本學位論文的全部或部分內容編入有關數據庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。</p><p><b>　　本學位論文屬于</b></p><p>　　1、保密 □ ，在_____年解密后適用本授權書。</p>

6、;<p><b>　　2、不保密 □。</b></p><p>　　（請在以上相應方框內打“√”）</p><p>　　學位論文作者簽名： 日期： 年 月 日</p><p>　　導師簽名： 日期： 年 月 日</p

7、><p>　　摘要：示波器是電子測量中一種最常用的儀器，被廣泛應用于各個領域。隨著微電子技術和計算機技術的飛速發(fā)展，示波器也從模擬示波器向數字示波器發(fā)展?；赑C的數字存儲示波器，是一種低成本的數字示波器，并且具有體積小，攜帶方便，靈活易用等優(yōu)點，特別適合對移動性有一定需求的工程測量應用。本文主要設計一臺低成本的基于PC的數字存儲示波器的硬件和軟件部分，其具有雙通道模擬信號輸入和16位邏輯分析儀功能，采樣速率40MH

8、z，等效采樣率達60MHz，模擬帶寬為400MHz，存儲深度為3Mbits，記錄時間可達8毫秒，模數轉換分辨率為8位。整個系統在保證實現功能的基礎上，盡量優(yōu)化硬件和軟件設計。通過具體的開發(fā)設計，實現了本文的設計目標。</p><p>　　關鍵詞：數字示波器 硬件 軟件 采樣速率 模數轉換</p><p>　　Abstract：Digital oscilloscope is a ki

9、nd of most in common use measure instrument in electronic measurement, and it is widely used in various fields. With the rapid development of the electronic technology and computer science，oscilloscope is developing from

10、 analog oscilloscope to digital oscilloscope. PC-based digital storage oscilloscope is low-cost, small-sized and easier to take along．These features meet the need for out-door working．In this paper the hardware and softw

11、are of the low-cost PC-</p><p>　　Key words：Digital storage oscilloscope Hardware Software Sample rate ADC </p><p><b>　　目 錄</b></p><p>　　1 緒論- 1 -</p><p&

12、gt;　　1.1示波器的發(fā)展與分類- 1 -</p><p>　　1.2數字存儲示波器概述- 2 -</p><p>　　1.3數字存儲示波器的原理與特點- 2 -</p><p>　　1.4數字存儲示波器的發(fā)展現狀- 4 -</p><p>　　2 數字示存儲示波器的工作原理- 5 -</p><p>　　

13、2.1數字存儲示波器的基本原理與組成- 5 -</p><p>　　2.2數字存儲示波器的特點- 6 -</p><p>　　2.3數字存儲示波器的主要參數- 7 -</p><p>　　2.3.1 帶寬- 7 -</p><p>　　2.3.2 采樣速率- 7 -</p><p>　　2.3.3 存儲深度

14、- 8 -</p><p>　　3 數字示存儲示波器的總體設計- 9 -</p><p>　　3.1系統方案- 9 -</p><p>　　3.2主要器件的選擇- 10 -</p><p>　　3.2.1 核心控制——AT89C52- 11 -</p><p>　　3.2.2邏輯控制——ALTERA EPM24

15、0- 11 -</p><p>　　3.2.3 A/D轉換器——AD9238- 12 -</p><p>　　3.2.4 存儲器——AL422B- 13 -</p><p>　　3.3 DSO與PC機接口- 14 -</p><p>　　4 數字存儲示波器的硬件設計- 18 -</p><p>　　4.1信號

16、前向調整模塊的設計- 18 -</p><p>　　4.2高速數據采集模塊的設計- 19 -</p><p>　　4.3波形顯示電路的設計- 20 -</p><p>　　4.4觸發(fā)電路的設計- 22 -</p><p>　　4.5雙蹤示波電路的設計- 22 -</p><p>　　4.6最小系統電路的設計

17、- 23 -</p><p>　　4.7字符顯示模塊的設計- 23 -</p><p>　　5 數字存儲示波器的軟件設計- 24 -</p><p>　　5.1 DSO控制軟件總體結構- 24 -</p><p>　　5.2 DSO控制軟件組成- 26 -</p><p>　　6 總結與展望- 29 -<

18、;/p><p>　　參考文獻- 31 -</p><p>　　致 謝- 32 -</p><p><b>　　1 緒論</b></p><p>　　示波器在當今儀器中是最通用的電子儀器，示波器可觀察相對于時間的瞬時電壓，它可顯示波形的形狀并可測量頻率和相位等參數。示波器是利用電子示波管的特性，將人眼無法直接觀測的交變電

19、信號轉換成圖像，顯示在熒光屏上以便測量的電子測量儀器。由于其多樣性，被廣泛地應用于廣闊的電子和電氣測量領域。在數字電路實驗中，需要使用若干儀器、儀表觀察實驗現象和結果。常用的電子測量儀器有萬用表、邏輯筆、普通示波器、存儲示波器、邏輯分析儀等。示波器是一種使用非常廣泛，且使用相對復雜的儀器。它是觀察數字電路實驗現象、分析實驗中的問題、測量實驗結果必不可少的重要儀器。</p><p>　　1.1示波器的發(fā)展與分類&l

20、t;/p><p>　　100多年前，斯特拉斯堡大學的物理學教授卡爾·費丁南德·布勞恩發(fā)明了世界上第一個陰極射線管示波器。布勞恩絕沒有想到他發(fā)明的裝置在100年以后經過不但演化，成為大眾娛樂工具——電視，而且還成為電子工業(yè)和科研實驗室中的一種必備儀器。示波器發(fā)展歷史的下一個里程碑是Nicolet公司在1972年首創(chuàng)了數字示波器(DSO)，而惠普公司在1984年真正實現了數字示波器的商業(yè)化和技術改進[

21、1]。</p><p>　　示波器是一種測量電壓波形的電子儀器，它可以把被測電壓信號隨時間變化的規(guī)律，用圖形顯示出來。使用示波器不僅可以直觀而形象地觀察被測物理量的變化全貌，而且可以通過它顯示的波形，測量電壓和電流，進行頻率和相位的比較，以及描繪特性曲線等。</p><p>　　示波器的分類從功能上分有數字示波器和模擬示波器，從使用頻率上分有通用示波器、超低頻示波器、和超高頻示波器，從工作

22、原理上講還有一種采樣示波器。商品化的示波器有數字示波器、手持示波器、虛擬示波器、模擬示波器、混合示波器五種。</p><p>　　模擬示波器是指能將模擬信號通過陰極射線管掃描轉換，把被測電壓信號隨時間變化的規(guī)律用圖形顯示出來的電子測量儀器。數字示波器是指能將模擬信號經過數字化及其他后置處理以后再重建波形的電子測量儀器。混合示波器是一種把模擬示波器和數字存儲示波器(DSO)兩者的能力和優(yōu)點結合在一起的示波器。當組合

23、示波器被設置成DSO時，用戶可以用它來進行自動參數，測量，存貯采集的波形進而制作硬件拷貝；同時，在需要的時候還能具有模擬示波器的無限分辨率以及熟悉而可信的波形顯示，并且使用組合示波器時，不管信號重復速率的高低，都可獲得最亮的顯示。</p><p>　　1.2數字存儲示波器概述</p><p>　　示波器是現代電子測量中最常用的儀器，它是一種可以用來觀察、測量、記錄各種瞬時電壓，并以波形方式

24、顯示其與時間關系的電子儀器。這一簡單的波形能夠說明信號的許多特性：信號的時間和電壓值、振蕩信號的頻率、信號所代表電路中“變化部分”信號的特定部分相對于其它部分的發(fā)生頻率、是否存在故障部件使信號產生失真、信號的直流成份和交流成份、信號的噪聲值和噪聲隨時間變化的情況、比較多個波形信號等。示波器的直觀顯示效果有助于對被測對象的深入理解。典型的示波器產生一個二維的波形，輸入端接收電壓信號顯示在Y軸方向上，而時間參數則顯示在x軸方向上。傳統的示波

25、器是模擬的，用CRT作為顯示器件。在電子槍內形成電子束，經過加速、聚焦，然后打在熒屏上，使受撞點發(fā)出可見光。</p><p>　　模擬示波器對于非周期性的單次瞬變信號的觀測是非常困難的，有時甚至是不可能的。為了將各種信號無失真地顯示并存儲，就必須采用數字技術。數字存儲示波器(DSO——Digital Storage Oscilloscope)是隨著?！獢缔D換器(ADC)的發(fā)展而趨于實用化的示波器。ADC把輸入示波

26、器的瞬時值轉化為對應數字值，并保存在數字示波器中。采集完成后，從數字示波器中取出這一系列數字，經過適當處理后再現電壓對時間的波形。由于數字存儲示波器與計算機技術的緊密結合，使其發(fā)展非常迅速。目前以成為示波器市場上的主流產品，并逐漸地完全取代模擬示波器。</p><p>　　1.3數字存儲示波器的原理與特點</p><p>　　數字存儲示波器將輸入模擬信號經過A/D轉換，變成數字信號，儲存在

27、半導體存儲器RAM中，需要時將RAM中存儲的內容讀出顯示在LCD，或通過D/A轉換，將數字信號變換成模擬波形顯示在示波管上。數字存儲示波器框圖如圖l所示。數字存儲示波器既適用于重復信號的檢測，也適用于單次瞬態(tài)信號的測量。數字存儲示波器可以采用實時采樣，每隔一個采樣周期采樣一次，可以觀察非周期信號。</p><p>　　數字示波器的采樣方式包括實時采樣和等效采樣(非實時采樣)。等效采樣又可以分為隨機采樣和順序采樣，

28、等效采樣方式大多用于測量周期信號。</p><p>　　(1)實時采樣對每個采集周期的采樣點按時間順序進行簡單的排列就能表達一個波形。這種示波器測量的重復信號和測量的單次信號具有相同的帶寬，也稱實時帶寬(Real-Time Band Wide)。</p><p>　　(2)隨機采樣是指每個采集周期采集一定數量的點，經過多個采集周期的樣點積累。最終恢復出被測波形。信號與采樣周期時鐘之間是非同

29、步的，使得每個采樣周期的觸發(fā)點與下一個采樣點之間的時間間隔是隨機的。因為信號是周期的，可以將每個采樣周期的采樣等效為對由觸發(fā)點確定的“同一段波形”的采樣，從而恢復出波形。每個采樣周期觸發(fā)點與下一個采樣點之間的時間由觸發(fā)精密內插器測量。恰當地設計內插器，能夠大大提高示波器的時間分辨率。</p><p>　　(3)順序采樣方式主要用于數字取樣示波器中，能以極低的采樣速率獲得極高的帶寬。這種示波器每個采樣周期在波形上只

30、取一個樣點．想采集足夠多的樣點，需要更長的時間。不能進行單次捕捉和預觸發(fā)觀察也是它的缺點。</p><p>　　數字存儲示波器與傳統的模擬示波器相比具有很多優(yōu)點，主要表現在：</p><p>　　(1)多通道單次信號捕獲：數字存儲示波器能夠同時在多個通道上捕捉像電源開、關或故障發(fā)生這樣的單次瞬態(tài)事件。</p><p>　　(2)波形處理：由于數字存儲示波器內部使用微

31、處理器．它能夠在所獲得的波形上完成幅度和時間參數以及波形運算等功能，加上選件能夠完成更復雜的數學運算，如積分、倒數、指數、對數、平均、數字濾波、極值、FFT等。</p><p>　　(3)數據存儲：數字存儲示波器可帶有非易失的波形存儲器，它們能夠提供與數字存儲示波器兼容的存儲卡或硬盤等。示波器也能夠容易地與許多繪圖儀器和打印機相連來進行高質量的拷貝。</p><p>　　(4)更多的觸發(fā)功

32、能：數字存儲示波器能夠提供許多模擬示波器所沒有的觸發(fā)能力。如：當故障發(fā)生時，它能夠觸發(fā)并且能夠觀察引起故障觸發(fā)前的過程。</p><p>　　(5)自動測試：數字存儲示波器能夠提供自動測試功能，簡化了使用者的操作，使儀器具有智能化。</p><p>　　1.4數字存儲示波器的發(fā)展現狀</p><p>　　從目前情況來看，國外三太公司泰克、安捷倫、力科生產的示波器仍然

33、是市場上的主流。美國泰克公司的示波器一直處于領先地位，被世界公認為示波器的權威。泰克公司推出的示波器具有獨特的保證高信號保真度的獲取結構，能夠利用先進的觸發(fā)系統，提供快速瞬態(tài)信號的多通道獲取，顯示和所有測量的有效修正，先進的波長處理等能力。力科公司在示波器方面排行第三，它也推出了各種信號的示波器，并具有其獨特的特點：能夠自動測試32種參數。其示波器的另一個特點是存儲長度長，長存儲提供高的分辨率，LeCory獨有的存儲管理系統，配合其先進

34、的峰值檢測電路，使得整個波形在單一屏幕顯示，即可即時找山毛刺及干擾的所在，確保任何掃描速度動作，都能夠保持較高的采樣速率。</p><p>　　目前國內生產的數字存儲示波器，由于受到高速取樣技術的限制，大都采用重復取樣技術。</p><p>　　數字存儲示波器新產晶將繼續(xù)向數字化、智能化、寬帶化、集成化、多功能化、高精度方向發(fā)展。</p><p>　　2 數字示存儲

35、示波器的工作原理</p><p>　　2.1數字存儲示波器的基本原理與組成</p><p>　　數字存儲就是在示波器中以數字編碼的形式來貯存信號。當信號進入數字存儲示波器之后，在信號到達CRT的偏轉電路之前，示波器將按一定的時間間隔對信號電壓進行采樣。然后用一個模/數變換器(ADC)對這些瞬時值或采樣值進行變換從而生成代表每一個采樣電壓的二進制字。這個過程稱為數字化。</p>

36、<p>　　獲得的二進制數值貯存在存儲器中。對輸入信號進行采樣的速度稱為采樣速率。采樣速率由采樣時鐘控制。對于一般使用情況來說，采樣速率的范圍從每秒20MS/s(20兆次)到200MS/s。</p><p>　　存儲器中貯存的數據用來在示波器的屏幕上重建信號波形。所以，在數字存儲示波器中的輸入信號接頭和示波器CRT之間的電路不只是僅有模擬電路。輸入信號的波形在CRT上獲得顯示之前先要存貯到存儲器中去，

37、在示波器屏幕上看到的波形總是由所采集到數據重建的波形，而不是輸入連接端上所加信號的立即的、連接的波形顯示。</p><p>　　本文中的數字存儲示波器由四個模塊組成，如圖2-1所示，分別是：信號前向調整模塊，數據采集模塊，數據輸出模塊和控制模塊。</p><p>　　圖2-1 數字示波器的組成</p><p>　　信號前向調整模塊采用高速低噪音模擬開關(MAX45

38、45)和寬帶運算放大器(MAX817)構成可編程運算放大器，對幅度不等的輸入信號分別進行不同等級的放大處理。數據采集模塊采用可編程器件(EPM7128SLC84-15)控制高速A/D(TLC5510)對不同頻率的輸入信號分別以相應的采樣速度予以采樣，并將采樣數據存在雙口RAM(IDT7132)中。數據輸出模塊采用另一片可編程器件(EPM7128SLC84-15)控制兩片D/A(DAC0800)分別輸出采樣信號和鋸齒波，在示波器上以X－Y

39、的方式顯示波形?？刂颇K以AT89C52單片機為控制核心，協調兩片可編程器件的工作，并完成其它的測量，計算及控制功能。</p><p>　　2.2數字存儲示波器的特點</p><p>　　與傳統的模擬示波器相比, 數字存儲示波器有其非常突出的特點，其具體表現如下： </p><p>　　(1)信號采樣速率大大提高數字存儲示波器首先在采樣速率上有較大地提高。可從最初采

40、樣速率等于兩倍帶寬提高至五倍甚至十倍。相應對正弦波取樣引入的失真也從10%降低至3%甚至1%。</p><p>　　(2)顯示更新速率更高數字存儲示波器的顯示更新速率最高可達每秒40萬個波形，因而在觀察偶發(fā)信號和捕捉毛刺脈沖方面更加方便。</p><p>　　(3)波形的采樣、存儲與顯示可以分離在存儲階段， 數字示波器可對快速信號采用較高的速率進行采樣與存</p><p

41、>　　儲，而對慢速信號則采用較低速率進行采樣與存儲；在顯示階段，不同頻率的信號讀出速度可以采用一個固定的速率并可以無閃爍</p><p>　　地觀測極慢信號與單次信號，這是模擬示波器所無能為力的。</p><p>　　(4)存儲時間長，由于數字存儲示波器是把模擬信號用數字方式存儲起</p><p>　　來，因此，其存儲時間理論上可以無限長。</p>

42、<p>　　(5)顯示方式靈活多樣為適應對不同波形的觀測，數字存儲示波器有滾動顯示、刷新顯示、存儲顯示、插值顯示等多種顯示方式。</p><p>　　(6)測量結果準確LCD上每個光點都對應存儲區(qū)內確定的數據。操作時可用面板上的控制裝置(如游標)在LCD 上標示兩個被測點，以算出兩點間的電壓或電流，再利用計算機的字符顯示功能在LCD上直接顯示測量結果，從而減少了人為誤差，提高了測量的準確度。<

43、/p><p>　　(7)觸發(fā)功能先進與模擬示波器不同，數字存儲示波器不僅能顯示觸發(fā)后的信號，而且能顯示觸發(fā)前的信號還可以任意選擇超前和滯后的時間。</p><p>　　(8)便于程控并具有多種方式的輸出由于數字存儲示波器的主要部分是數字系統，又由微計算機管理，故可通過接口接受程序控制，也可通過接口用于各種方式的輸出。</p><p>　　2.3數字存儲示波器的主要參數&

44、lt;/p><p><b>　　2.3.1 帶寬</b></p><p>　　帶寬作為示波器的三大基本指標之一，決定了示波器對信號的基本測量能力。測量交流電信號時，示波器通常有其最大頻率，超過這個頻率時，波形測量精度就會下降， 這一頻率就是示波器的帶寬。通常定義示波器靈敏度下降3dB時的頻率為示波器的帶寬，也就是說示波器的帶寬是以正弦波幅度衰減-3dB點為定義的。和放大器

45、帶寬的定義一樣，是所謂的-3dB點，即，在示波器的輸入加正弦波，幅度衰減為實際幅度的70.7%時的頻率點稱為帶寬。舉例來說，使用lOOMHz帶寬的示波器測量1V，100MHz的正弦波，得到的幅度只有O.707v。</p><p>　　2.3.2 采樣速率</p><p>　　構成一個波形的組全部的采樣叫做一個記錄，用一個記錄可以重建一個或多個屏幕的波形，一個示波器可以貯存的采樣點數稱為記錄

46、長度或采集長度，記錄長度用字節(jié)或千字節(jié)來表示，l千字節(jié)(1KB)等于1024個采樣點。</p><p>　　通常，示波器沿著水平軸顯示512采樣點，為了便于使用，這些采樣點以每格50個采樣點的水平分辨率來進行顯示，這就是說水平軸的長為512/50=10.24格。據此，兩個采樣之間的時間間隔可按下式計算：</p><p>　　采樣間隔=時基設置(s/格)/采樣點數 (式2-1)<

47、;/p><p>　　若時基設置為lms/格，且每格有50個采樣，則可以計算出采樣間隔為：</p><p>　　采樣間隔=1ms/50=20us (式2-2)</p><p>　　采樣速率是采樣間隔的倒數：</p><p>　　采樣速率=1/采樣間隔 (式2-3)</p><p>　　通常示波器可以顯示的采樣

48、點數是固定的，時基設置的改變是通過改變采樣速率來實現的，因此一臺特定的示波器所給出的采樣速率只有在某一特定的時時設置之下才是有效的。在較低的時基設置之下，示波器使用的采樣速率也比較低。</p><p>　　2.3.3 存儲深度</p><p>　　存儲深度又叫記錄長度或采集長度，是示波器可以存儲的采樣點數。一臺DSO的記錄時間長度是由采樣速率和存儲深度決定的，三者之問的關系可以用式(2-4

49、)表示：</p><p>　　記錄時長=存儲深度÷采樣速率 (式2-4)</p><p>　　對于給定的存儲深度，采樣速率越大，可記錄的時間就越短。然而，在實際的測量工作中，用戶在需要一個高采樣速率的同時，還需要較長的記錄時間，這樣才能避免走樣，并且便于觀察信號波形。</p><p>　　要滿足這些要求就需要DSO有足夠大的存儲深度，才可以在高采樣速

50、率的情況下，獲得較長的波形記錄時間。但是，很多DSO或是邏輯分析儀的內存都不夠大，僅能存儲幾千個采樣點(有時甚至低至幾百個采樣點)，存儲時間也只有幾個毫秒。</p><p>　　3 數字示存儲示波器的總體設計</p><p>　　本文中設計的數字存儲示波器由硬件電路和計算機軟件部分組成，系統如圖3-1所示。</p><p>　　被測信號 硬件電路

51、 計算機軟件</p><p>　　圖3-1 系統示意圖</p><p><b>　　3.1系統方案</b></p><p>　　圖3-2是基于PC機的數字存儲示波器的系統框圖。</p><p>　　該系統采用AT89C52單片機作為控制核心，采用可編程器件（ALTERA公司的EPM7128SLC84-

52、15）來實現對數字系統的控制。由于可編程器件的工作頻率很高，所以用它控制高速A/D工作是合適的，同時又有著MAXPLUSII這樣強大的軟件予以支持，所以設計調試都會變得十分方便。</p><p>　　控制邏輯從總線上監(jiān)控這些數據以等待觸發(fā)點的到來。采用這樣的觸發(fā)設計方法就無需設計通常所需的觸發(fā)電路，并且可以縮短模擬信號路徑，從而減少噪聲干擾。它的另一個好處在于，用作邏輯分析儀時，還可在觸發(fā)點處停止對數字信號的采集

53、。</p><p>　　除了觸發(fā)控制之外，控制邏輯中還包含了其他高級模式，比如預觸發(fā)模式。控制邏輯中還將產生存儲器控制信號，當存儲器被寫滿時，就會停止數據采集，并通過并口將數據送往PC機。</p><p>　　從圖3-2中可以看出，兩個通道之間完全是相互分離的，那么，它們就可以單獨使用。例如，可以讓通道A用作邏輯分析儀，同時通道B處于模擬輸入方式。如果選擇用兩路模擬輸入，并使得二者的相位相

54、差180度，就可能得到雙倍的等效采樣率。當數據被送入PC機之后，通過軟件對其進行交叉存儲再重建波形。這種情況下，雖然信號采樣率比通常情況高一倍，記錄長度并沒有縮短，因為兩個存儲器都用來存儲同一個波形的數據，也就是說存儲深度也增加了一倍，同時記錄長度不會減少。</p><p>　　為了穩(wěn)定實時的顯示波形，必須使采樣數據輸出與掃描信號同步，同時掃描速度要快，所以也應該用可編程器件來控制波形數據的輸出。由于EPM712

55、8SLC84-15的硬件資源不是十分豐富，為了以后功能擴展方便，所以我們選用了兩片該器件分別控制著模擬信號的采樣以及采樣數據的輸出，用單片機控制并協調它們之間的工作。</p><p>　　圖3-2 基于PC機的數字存儲示波器的系統框圖</p><p>　　3.2主要器件的選擇</p><p>　　本文要設計的是一個低成本的價廉物美的數字示波器，所以我在選擇器件時首

56、先考慮的是在合理的價位上盡量選擇性價比最高的器件。還有是考慮到目前電路設計的主流為3.3v電壓設計，為了使DSO系統具有更好的兼容性，在器件選擇上，盡量選用3.3V的低電壓供電器件。</p><p>　　3.2.1 核心控制——AT89C52</p><p>　　數字存儲示波器是由單片機AT89C52來進行控制。AT89C52是一個低電壓，高性能CMOS 8位單片機，片內含8k bytes

57、的可反復擦寫的FLASH只讀程序存儲器和256 bytes的隨機存取數據存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，兼容標準MCS-51指令系統，片內置通用8位中央處理器和Flash存儲單元，AT89C52單片機在電子行業(yè)中有著廣泛的應用。</p><p>　　AT89C52為8 位通用微處理器，采用工業(yè)標 準的C51內核，在內部功能及管腳排布上與通用的8xc52 相同，其主要用于會聚

58、調整時的功能控制。功能包括對會聚主IC 內部寄存器、數據RAM及外部接口等功能部件的初始化，會聚調整控制，會聚測試圖控制，紅外遙控信號IR的接收解碼及與主板CPU通信等。主要管腳有：XTAL1（19腳）和XTAL2（18腳）為振蕩器輸入輸出端口，外接12MHz 晶振。RST（9腳）為復位輸入端口，外接電阻電容組成的復位電路。VCC（40腳）和VSS（20腳）為供電端口，分別接+5V電源的正負端。P0-P3 為可編程通用I/O 腳，其功能

59、用途由軟件定義，在本設計中，P0 端口（32-39 腳）被定義為N1 功能控制端口，分別與N1的相應功能管腳相連接，13 腳定義為IR輸入端，10 腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳）和SCLS（19腳）端口，12 腳、27 腳及28 腳定義為握手信號功能端口，連接主板CPU 的相應功能端，用于當前制式的檢測及會聚調整狀態(tài)進入的控制功能。</p><p>　　3.2.2邏輯控制——

60、ALTERA EPM240</p><p>　　控制邏輯是DSO的硬件系統的控制單元，設計者們通常采用一塊或多塊FPGA或是CPLD來實現。FPGA是現場可編程邏輯陣列(Field Programmable Gate Array)的英文縮寫，是可編程邏輯器件的一種。CPLD是復雜可編程邏輯器件(Complex Programmable Logic Device)的英文縮寫，也是一種可編程邏輯器件。FPGA/CPL

61、D通常由許多邏輯單元組成，每個邏輯單元都由一個觸發(fā)器(flip-flop)和一些簡單的組合邏輯構成。邏輯塊是由多個邏輯單元就構成的，同一個塊內部的邏輯單元之間都有可編程的連接關系。通過對邏輯單元和他們之間的連接關系進行配置，構建復雜的邏輯系統。這個配置的過程，是通過用硬件編程語言(如Verilog HDL，NHDL，AHDL等)的編程設計來實現的。編程設計的軟件平臺有很多，比如ALTERA公司的Quartus II軟件，XILINX公司

62、的ISE Foundation等。</p><p>　　了解了一些FPGA/CPLD的相關知識之后，結合本次課題設計的需要，決定選擇ALTERA公司的EPM240T100C5器件，它是MAXU系列的成員之一。它是ALTERA推出的MAX II器件系列，是迄今成本最低的CPLD。MAX II器件采用了全新的CPLD體系結構，在所有CPLD系列中單位I/O成本最低，功耗最低。它有240個邏輯單元，是TQFP封裝，有1

63、00個引腳，其中80個是用戶可配置的I/O引腳。器件型號中的C5表示速度等級，同類型的產品有3個速度等級，分別是C3，C4，C5，其中C3的速度最快。(由于購買時供應商只能提供帶C5后綴的器件，所以我們沒有選擇速度最快的EPlVl240T100C3。)整個芯片的核心電壓是1.8V低電壓設計，外部供電電壓是3.3V。</p><p>　　EPM240是基于EEPROM技術的一款CPLD，只需使用Byteblaste

64、rII下載電纜和Quartus II軟件配置即可實現對其在線編程。對比基于SRAM技術的FPGA/CPLD而言，EPM240的在線配置大大簡化了設計過程，因為基于SRAM技術的器件在系統加電時都需要進行配置下載，這樣，它們的在線編程通常是通過單片機配置的方法來實現，而采用單片機配置就需要增加許多額外的外圍電路，并且在配置FPGA或CPLD之前，還需要進行單片機調試工作，這無疑給系統設計增加了不必要的麻煩。所以我們選用了基于EEPROM技

65、術的EPM240。</p><p>　　3.2.3 A/D轉換器——AD9238</p><p>　　A/D轉換器（也就是ADC）是具有對模擬信號波形進行采樣并產生數字化輸出的功能器件。作為示波器的核心模塊之一，A/D轉換器的性能直接決定著示波器的帶寬，而帶寬作為示波器的三大基本指標之一，決定了示波器對信號的基本測量能力。</p><p>　　基本工作原理：ADC首

66、先對輸入波形進行采樣，再將采樣點處的信號電平轉換為二進制數字表示。轉換后的二進制數字的位數就是ADC的分辨率。分辨率越高，能表示的電平級數就越多，它們之間的關系可以用式3-1表示：</p><p>　　電平級數N=2^分辨率 （式3-1）</p><p>　　轉換的方法之一就是逐位逼近。逐位逼近的數字化過程是用一系列的基準電壓與被轉換電壓相比較，由高位至低位逐位確定各位數碼是1還是0。

67、</p><p>　　以上對ADC的基本原理進行了粗略的介紹，對它有了一定的了解之后，可以開始為此次的DSO設計選擇合適的A/D轉換器。本文中DSO系統采用8位的二進制數據進行存儲轉換，那么選擇DSO的條件之一是：分辨率為8位，最高采樣率約為40MHz?？紤]到ADC作為硬件系統的一個模塊時，其性能不可能達到其最大規(guī)格，那么選擇ADC的條件之二是：采樣率約為60MHz。綜合以上的條件，選擇了ANALOG公司的AD9

68、283。</p><p>　　AD9283的模擬信號輸入可以是差分輸入或者單端輸入。信號經緩沖送入片上的“sample-and-hold”電路。ADC的核心體系結構采用了一種帶轉換電容技術的逐位轉換器。輸出模塊把數據組成一排，經糾錯之后送給8個輸出緩沖器。AD9283內部帶有參考電壓(1.25V)，由外部的ENCODE輸入提供時鐘信號。其數據輸出可以兼容TTL和CMOS電平。輸出緩沖由單獨的電源供電，以便控制數據

69、輸出電平為2.5V或3.3V邏輯。AD9283的PWRDWN輸入為高時，輸出都將呈現高阻態(tài)；PWRDWN為低時，輸出緩沖才能將信號送出。</p><p>　　3.2.4 存儲器——AL422B</p><p>　　本文設計的數字存儲示波器對存儲器的要求：8位的數據總線寬，384Kx8bits的存儲容量，每秒40M字節(jié)的數據傳送率，讀、寫端口分開(雙端口)。雖然選用讀、寫端口分開的存儲器并不

70、是一定需要的，但是選擇雙端口的存儲器將大大簡化系統的設計。經過對一些存儲器的比較和分析，我們選擇了AVERLOGIC公司的AL422B作為此DSO的存儲器模塊。因為在現有的FIFO存儲器中，它具有很高的存儲位/價格之比。這是一種專用于視頻緩沖的幀緩沖器，由于具有這樣的應用背景，它有相對較大的存儲容量(每片AL422B的存儲容量為384K*8bits)，快速的數據傳輸率，和分開的讀寫端口。另外，這樣的幀緩沖器通常集成了基本的存儲器控制邏輯

71、，可以方便和簡化整個電路設計。</p><p>　　AL422B是基于DRAM技術的存儲器。DRAM往往需要特殊的控制，并且數據傳輸率相對較低。但是AL422B采用高集成度設計，避免了這些缺點。對很多幀緩沖器來說，外部數據總線雖然是8位，但其內部的確使用了很寬的數據總線，這樣就可以通過數據并行提高數據傳送速率。高速邏輯可以將內部總線分成8個位段，再送給輸出數據總線。另外，AL422B中還集成了DRAM控制器和地址

72、產生邏輯。數據被寫入時，其寫入地址是由寫指針來確定的。寫指針的值會隨著數據的寫入而遞增，或者在開始寫入時被清零。但是，寫指針不能被任意賦值，所以，所有的寫操作都必須是順序寫入。AL422B內部就像一個循環(huán)緩沖區(qū)，因為當寫指針到達存儲器的尾地址時，它將自動回到地址零所在，并覆蓋已存在的數據。類似的，讀操作也是使用這樣的讀指針。所以，幀緩沖器也叫做先進先出緩沖器(First In First Out Buffers，FIFO’s)。<

73、/p><p>　　AL422B有3個寫操作控制引腳，分別是WCLK，/WE和/WRST。寫使能(/WE)為低時，在寫時鐘(WCLK)的上升沿，數據被送入存儲器。寫使能(/WE)為高時，寫指針不遞增，數據不能被寫入存儲器。若寫重置(/WRST)被拉低，在寫時鐘脈沖到來時，寫指針被清零。</p><p>　　讀操作有4個控制引腳RCL、/RE、/RRST和/OE。讀使能(/RE)為低時，每當讀時鐘

74、(RCLK)的上升沿到來，讀指針就遞增1。讀使能(/RE)為高時，讀指針停止遞增，新的數據不再被送往輸出端。若讀重置(/RRST)被拉低，在讀時鐘脈沖到來時，讀指針被清零。輸出使能(/OE)為高時，數據輸出端引腳都呈高阻態(tài)。/OE是在RCLK的上升沿被采集的。</p><p>　　AL422B雖然在內部集成了控制邏輯，但DRAM的刷新是根據RCLK或者WCLK中較快的那個時鐘脈沖進行的。因此，為了保持數據完整性，

75、需要RCLK和WCLK中至少有一個大于1MHz。</p><p>　　3.3 DSO與PC機接口</p><p>　　DSO與PC機之間的接口方案有多種，例如串口、并口、PCI、ISA、USB接口等。串口的數據傳送率不及并口。PCI和ISA插槽都在PC機機箱內部，無法熱拔插，不易安裝。USB接口雖然有很高的數據交換速度，但它的控制協議相對并口而言要復雜得多。為了要將大部分的精力都集中在整個

76、系統的設計上，本文選擇了相對簡單的并口作為DSO與PC機之間的接口。</p><p>　　計算機的并口針腳(母頭)有25針，其引腳定義如表3-1所示：</p><p>　　表3-1 25針并行口插口的針腳功能</p><p>　　1、計算機并口寄存器</p><p>　　并行接口中有3個可訪問的寄存器：數據端口、狀態(tài)端口和控制端口。它們的偏移

77、地址分別為：00h、01h和02h，基地址由FDC37C935的配置寄存器選定，ISA兼容的I/O地址為：378h(278h)、379h(279h)、37Ah(27Ah)。</p><p><b>　　2、數據端口寄存器</b></p><p>　　CPU通過這個寄存器與外部設各傳送并行數據。寄存器數據在系統初始化過程中被清除。當CPU對該寄存器進行寫訪問時，該寄存器

78、在IOW#信號的上升沿處鎖存CPU的寫數據，然后把鎖存的寫數據輸出到D[O：7]數據線上。當CPU對該寄存器進行讀訪問時，D[O：7]數據線上的內容經并行接口緩沖(不被鎖存)后送入CPU。</p><p><b>　　3、狀態(tài)端口寄存器</b></p><p>　　CPU通過這個只讀寄存器輸入外部設備的狀態(tài)信息，當CPU對該寄存器進行讀訪問時，各對應狀態(tài)信號線上的現行

79、狀態(tài)信息鎖存于這個寄存器中并送至CPU。狀態(tài)寄存器各位如表3-2所示。</p><p>　　表3-2 狀態(tài)端口寄存器</p><p>　　位7鎖存的是Busy輸入引腳電平的反碼，該位為0表示打印機為忙狀態(tài)不能接受新的字符數據；該位為1表示打印機已準備好接受下一字符數據。</p><p>　　位6鎖存的是ACK#輸入引腳的狀態(tài)，該位為0意思是打印機已經收到個字符數據

80、并且可以接受下一個數據了：該位為1意思是打印機還正在處理上一個字符數據或尚未收到數據。</p><p>　　位5鎖存的是PE輸入引腳的狀態(tài)，該位為1表示打印紙已用完；為0表示還有打印紙。</p><p>　　位4鎖存的是SLCT輸入引腳的狀態(tài)，該位為l表示打印機已經聯機；為0表示打印機未被主機選擇。</p><p>　　位3鎖存的是ERROR#輸入引腳的狀態(tài)，該位為

81、l表示一個打印機錯誤已被檢測到；為0表示沒有檢測到錯誤。</p><p><b>　　4、控制端口寄存器</b></p><p>　　并行接口對打印機輸出的各控制信號是通過CPU寫該寄存器來形成的，即由軟件實現控制。當CPU對該寄存器進行I/O寫訪問時，該寄存器在Low#信號的上升沿處鎖存CPU的寫數據，然后把鎖存的寫數據輸出到打印機的控制信號線上。該寄存器亦可讀，故

82、可作為輸入外部設備命令信號的端口。并行接口的系統復位輸入信號清除該寄存。</p><p>　　控制寄存器的各位如表3-3所示：</p><p>　　表3-3 控制端口寄存器</p><p>　　位0寫入的邏輯值經取反后輸出到STROBE#信號線上，向該位寫l，使STRORE#信號為低電平，它是D[O：7]的選通信號，把D[O：7]上的數據輸入外部設備里的數據輸入寄

83、存器：向該位寫0，則取消STROBE#信號。</p><p>　　位1寫入的邏輯值經取反后輸出到AUTOFD#信號線上，向該位寫1，使AUTOFD#信號線維持低電平，使打印機每打印一行自動走紙一行；向該位寫0，取消自動走紙。</p><p>　　位2寫入的邏輯值不取反送到INIT#信號線上，INIT#是打印機要求的初始化信號，打印機收到這個信號后清除打印緩沖區(qū)，把內部電路置為初態(tài)。向該位&

84、lt;/p><p>　　寫0，產生INIT#信號；寫1，取消INIT#。</p><p>　　位3寫入的邏輯值經取反后輸出到SLCTIN#信號線上，向該位寫l，使SLCTIN#信號線維持低電平，表示主系統選中打印機，允許打印機工作；向該位寫0，表示不選中打印機。</p><p>　　位4是中斷請求使能位，用于并行接口內部。并行接口的中斷請求信號是由</p>

85、<p>　　ACIO輸入信號經接口里的非門反相后形成的，即由ACK#的前沿提出中斷請求。該中斷請求能否向系統提出由本位控制，本位置為I，便能并行接口的中斷請求信號。在ISA兼容的系統中，并行接口送往主系統的中斷請求設置為IRQ7；當本位編程為0時，中斷請求被禁止。</p><p>　　位5是PCD位(Parallel Control Direction)，用于并行接口的內部，是并行接口方向控制位．在打

86、印機方式里，此位無效，因為在打印機方式下不管此位設置為何值方向總是輸出的。在雙向方式里，本位為0，端口處于輸出模式；寫入為1，表示端口處于輸入模式。</p><p>　　5、并行接口信號的時序</p><p>　　在并行接口信號中，有時序關系的信號為D[O：7]，STROBE#、BUSY和ACK#，其余為靜態(tài)的控制或狀態(tài)信號。從以上的敘述可知，并行接口中除了中斷請求信號直接由硬件實現以外，

87、輸入／輸出數據、發(fā)出選通、檢測狀態(tài)都由程序實現，可根據所連接的外部設備的實際需要設計時序。</p><p>　　4 數字存儲示波器的硬件設計</p><p>　　本系統設計采用單片機+CPLD結構。該種結構最大的優(yōu)點是結構靈活，有較強的適用性，適合模塊化設計；同時其開發(fā)周期較短，系統易于維護和擴展，適用于實時信號的處理。本章主要討論了其硬件電路的設計。</p><p&g

88、t;　　4.1信號前向調整模塊的設計</p><p>　　采用高速低噪聲模擬開關MAX4545選擇不同的反饋電阻和模擬運算放大器MAX817構成標準的反相運算放大器來實現。MAX817的單位增益3DB截止頻率為50MHZ，可保證對頻率小于50KHZ的信號進行100倍放大。將MAX4545的四根控制線接在最小系統的擴展接口上，即8255的PA0-PA3，控制信號與放大倍數的對應關系如下表4-1所示，高速數據采集電路

89、如圖4-1所示。</p><p>　　圖4-1 高速數據采集電路</p><p>　　表4-1 控制信號與放大倍數的對應關系</p><p>　　4.2高速數據采集模塊的設計</p><p>　　根據題目要求垂直分辨率為32級/div,示波器上共8格，即要分為256級，因此可選用8位A/D。又由于水平分辨率為20點/div,所以對應于三檔

90、掃描速度0.2s/div,0.2ms/div,20us/div的采樣速度應分別是100HZ，100KHZ和1MHZ。分析如下：</p><p>　　圖4-2 高速數據采集電路</p><p>　　設掃描速度為Xs/div,要求水平分辨率為20點/div,所以每點的取樣時間間隔為X/20s,即取樣信號的頻率為20/X HZ。因此，當要求三檔掃描速度分別為0.2s/div，0.2ms/div

91、，20us/div時，相應的三檔采樣頻率應分別是100HZ，100KHZ，1MHZ。但是，從100HZ到100KHZ的跨度太大,不利于中間頻段信號的顯示，因此我們又多加了1KHZ和10KHZ兩檔掃描速度。由于最高采樣速率達到１MPS，所以普通的A/D難以滿足要求，因此我們選用了TI公司的8位COMS ADC TLC5510。該芯片用單5V供電，轉換速率最高可達到20MPS，內部帶有采樣保持電路和基準電阻。該芯片的最大優(yōu)點就是速度快，控制

92、簡單，適用于可編程器件控制。設計的高速數據采集電路如圖4-2所示，該電路除了對輸入信號進行5倍衰減外，還在輸入信號上迭加1.5V的直流。</p><p>　　4.3波形顯示電路的設計</p><p>　　波形顯示方式有X－Y方式及外部觸發(fā)方式。但是為了在示波器上顯示字符就必須選用X－Y方式。</p><p><b>　　數據輸出速率的分析</b>

93、;</p><p>　　由于數據采集的最高速度為1MHZ，因此數據回放系統的掃描速率應大于1MHZ，才能實時的顯示數據更新的過程。根據實驗比較，我們選定輸出頻率為2MHZ。在該輸出頻率下，系統的實時性較好，而且波形穩(wěn)定，不失真。我們選用的DA是DAC0800，它的輸出電流建立時間為100ns,即10MHZ，滿足數據輸出的速度要求。D/A電路如圖4-3所示。</p><p>　　圖4-3

94、D/A電路</p><p>　　輸出數據的地址由地址累加器得到，我們在地址累加器的后級加入了一級數據選擇器，通過掃描信號的進位脈沖切換數據通道，即可實現鎖存后或單次觸發(fā)后顯示波形的水平移動。局部電路圖如下圖4-4所示。</p><p>　　圖4-4 波形顯示局部電路</p><p><b>　　2、鋸齒波形成電路</b></p>

95、<p>　　根據實驗發(fā)現，在可編程器件EPM7128SLC84-15的內部搭建的計數電路很容易產生毛刺，使輸出鋸齒波不穩(wěn)定，因而我們選用硬件電路計數產生鋸齒波。鋸齒波的時鐘由數據輸出電路提供，以保證掃描信號與數據信號同步。將鋸齒波計滿后輸出的進位脈沖經過一定的延時放大后，送給模擬示波器的Ｚ軸，以消隱</p><p>　　回掃線。鋸齒波產生電路如下圖4-5所示。</p><p>

96、　　圖4-5 鋸齒波產生電路</p><p>　　4.4觸發(fā)電路的設計</p><p>　　圖4-6 觸發(fā)電路</p><p>　　觸發(fā)電平由單片機通過D/A(MAX508)輸出，通過比較器與輸入信號相比較，從而得到觸發(fā)信號。該觸發(fā)信號使單片機產生中斷，經單片機處理后啟動EPM 7128開始采集。</p><p>　　這里選用的比較電路是

97、由高增益，低噪聲，低漂移運放OP37開環(huán)構成的。其輸出用兩個二極管限幅，以得到標準的TTL信號，電路見上圖4-6。</p><p>　　4.5雙蹤示波電路的設計</p><p>　　理論上嚴格的雙蹤示波器應對兩路信號同時采樣，那麼就需要兩個高速A/D，及其前端電路。但是普通模擬示波器分辨率一般不高，因而就沒有任何意義去要求兩路信號嚴格的同時。因此我們采用一路采集電路對兩路輸入信號交替采樣，

98、將采集數據分別存儲于原存儲器的奇偶地址內，再分別示波，同樣可以以較高的精度作到雙蹤示波，并且使系統的性價比提高。開關切換電路如下圖4-7所示。</p><p>　　圖4-7 開關切換電路</p><p>　　4.6最小系統電路的設計</p><p>　　本系統以AT89C52為核心。鍵盤由20個按鍵組成，對其掃描由MM74C923完成。系統的顯示器用的是DCM-1

99、62A，它是字符型LCD，共有兩行十六列，每個字符位由8行5列組成，由于其分辨率不高，難以進行漢字顯示，因此我們采用全英文界面。此外該系統還帶有32K的RAM（62256）和一片82C55作為端口擴展備用。系統的電源部分為+5V，+12V及-12V三種供電方式。</p><p>　　4.7字符顯示模塊的設計</p><p>　　在X軸輸入水平掃描信號，在Y軸輸入掃描信號，在Z軸輸入亮度信號

100、即可在示波器上形成字符。其中，場掃描信號由EPM 7128內部計數產生。Z軸的數據存在外部ROM中。</p><p>　　5 數字存儲示波器的軟件設計</p><p>　　5.1 DSO控制軟件總體結構</p><p>　　系統軟件的總體流程如圖5-1所示。由于液晶的使用，加上軟件的設計，使得系統提供了良好的人機界面。軟件主要由多層滾動式菜單組成，功能的設定都在菜單

101、中完成，各個功能模塊相互獨立，具有很好的交互性。按鍵主要由數字鍵、確定鍵、取消鍵、四個方向鍵以及四個功能鍵組成，并且按鍵具有重復按鍵的功能，當按下某一鍵不放時，將重復響應此鍵，操作很方便。</p><p>　　圖5-1 系統軟件的總體流程圖</p><p>　　程序從主程序(main.c)開始執(zhí)行，它會調用到圖形用戶界面顯示程(gui.c)中的全局函數用來在屏幕上顯示出窗口，而圖形用戶界

102、面顯示程序中又將調用繪圖程序(plot.c)的函數來繪制DSO所采集到的數據波形。在此過程中，并口I/O程序(p_port_io.c)和控制DSO的程序(dso_io.c)將用戶在對話窗中選擇和設置的信息經并口傳給DSO，轉化為DSO的控制信號，使它能夠按照用戶的要求來工作。文件的控制程序(file_io.c)則會對數據文件的讀取、保存和輸出進行管理。另外，數學處理程序(numeric.c)對軟件顯示DSO采集的信號做一些數學處理；而在

103、整個軟件運行過程中發(fā)生的任何錯誤，則都會調用錯誤處理程序(error.c)報錯并進行相應地處理。</p><p>　　程序中包含了一個全局的數據結構scope_data_struct，它含有以下信息：</p><p>　　pre trigger：預觸發(fā)值</p><p>　　trig_value：觸發(fā)電平值</p><p>　　trig_se

104、l：觸發(fā)源選擇，其值分別表示</p><p><b>　　0：外觸發(fā)</b></p><p>　　1：通道A，通道A＆通道B，通道A or 通道B</p><p><b>　　2：通道B</b></p><p><b>　　3：無</b></p><p>

105、;　　trig_falling：觸發(fā)值比較</p><p>　　O：信號值大于設定的觸發(fā)值</p><p>　　l：信號值小于設定的觸發(fā)值</p><p>　　clock_div：DSO的時鐘信號頻率選擇</p><p>　　scope_mode：DSO通道模式，其值分別表示</p><p><b>　　0：

106、雙模擬通道模式</b></p><p><b>　　l：單模擬通道模式</b></p><p>　　2：16位邏輯分析儀模式</p><p>　　3：混合模式(通道A為邏輯通道，通道B為模擬通道)</p><p>　　data(聯合)：數據</p><p>　　dual channel

107、 struct(結構)：雙通道模式的數據</p><p>　　a[FIFO SIZE]：通道A的數據</p><p>　　b[FIFO SIZE]：通道B的數據</p><p>　　logic[FIFO_SIZE]：16位邏輯分析儀模式時的數據</p><p>　　single_channel[FIFO_SIZE*2]：單通道模式的數據<

108、;/p><p>　　因為DSO采集到的有關的信號信息以及用戶設置的數據信息都存放在這個全局結構中，所以對這個結構進行操作，便能實現相關信息的處理。</p><p>　　5.2 DSO控制軟件組成</p><p>　　DSO的PC控制軟件由八個源程序構成，下面主要介紹主程序和圖形用戶界面顯示程序。</p><p>　　5.2.1 主程序(main.

109、c)</p><p>　　這個程序包括了一個主函數WinMain()，WinMain()函數將作為一個初始的入口函數被系統調用開始整個程序的執(zhí)行，主要用來完成一些初始化工作，并維護一個消息循環(huán)。主函數第一個任務是建立一個全局變量hInstance，它是當前應用程序的一個實例句柄。下一步是初始化數據存儲區(qū)域和各個參數變量。完成這些工作以后，調用圖形用戶界面顯示程序Cui.c中的全局函數Show_Gui()，用來在屏