低頻相位測(cè)量?jī)x概述【文獻(xiàn)綜述】

1、<p><b>　　畢業(yè)論文文獻(xiàn)綜述</b></p><p><b>　　電氣工程及自動(dòng)化</b></p><p><b>　　低頻相位測(cè)量?jī)x概述</b></p><p>　　摘要：本文主要介紹了研究低頻相位測(cè)量?jī)x的意義，低頻相位測(cè)量?jī)x的歷史背景及測(cè)量的三種方法，并比較了用FPGA、CPLD

2、、DSP以及數(shù)字電路來(lái)實(shí)現(xiàn)的不同。</p><p>　　關(guān)鍵詞：低頻；相位；單片機(jī)</p><p><b>　　1、課題背景</b></p><p>　　隨著科學(xué)技術(shù)的突飛猛進(jìn)的發(fā)展，電子技術(shù)廣泛的應(yīng)用于工業(yè)、農(nóng)業(yè)、交通運(yùn)輸、航空航天、國(guó)防建設(shè)等國(guó)民經(jīng)濟(jì)的諸多領(lǐng)域中，而電子測(cè)量技術(shù)又是電子技術(shù)中進(jìn)行信息檢測(cè)的重要手段，在現(xiàn)代科學(xué)技術(shù)中占有舉足輕

3、重的作用和地位[1]。低頻數(shù)字式相位測(cè)試儀在工業(yè)領(lǐng)域中是經(jīng)常用到的一般測(cè)量工具，比如在電力系統(tǒng)中電網(wǎng)并網(wǎng)合閘時(shí)，要求兩電網(wǎng)的電信號(hào)相同，這就要求精確的測(cè)量?jī)晒ゎl信號(hào)之間的相位差。還有測(cè)量?jī)闪型l信號(hào)的相位差在研究網(wǎng)絡(luò)、系統(tǒng)的頻率特性中具有重要意義。近年來(lái)，隨著科學(xué)技術(shù)的迅速發(fā)展，很多測(cè)量?jī)x逐漸向“智能儀器”和“自動(dòng)測(cè)試系統(tǒng)”發(fā)展，這使得儀器的使用比較簡(jiǎn)單，功能越來(lái)越多[2]。</p><p><b>　

4、　2、設(shè)計(jì)原理</b></p><p>　　低頻相位測(cè)量?jī)x主要以單片機(jī)為核心，由移相網(wǎng)絡(luò)、數(shù)字式相位測(cè)量?jī)x(含測(cè)頻功能)、數(shù)字式移相信號(hào)發(fā)生器三個(gè)獨(dú)立模塊組成[3]。</p><p>　　移相網(wǎng)絡(luò)有模擬移相和數(shù)字移相，數(shù)字式移相信號(hào)發(fā)生器的實(shí)現(xiàn)主要有兩種方案：</p><p>　　方案一：鎖相環(huán)頻率合成</p><p>　　使用鎖

5、相環(huán)頻率合成，實(shí)現(xiàn)信號(hào)發(fā)生器，頻率穩(wěn)定精確、并且在較大范圍可變，但由于鎖相環(huán)本身是一個(gè)惰性環(huán)節(jié)，鎖定時(shí)間較長(zhǎng)，故頻率轉(zhuǎn)換時(shí)間較長(zhǎng)。而且，由模擬方法合成的正弦波的參數(shù)，幅度和相位都很難控制。</p><p>　　方案二：采用直接數(shù)字頻率合成器(DDFS)</p><p>　　它主要由相位累加器、波形表、D／A輸出、低通濾波器四部分組成。采用這種純數(shù)字化的方法，產(chǎn)生信號(hào)的頻率準(zhǔn)確、頻率分辨率高

6、，輸出相位連續(xù)，頻率、相位和幅度均可實(shí)現(xiàn)程控。</p><p>　　對(duì)于相位差測(cè)量的基本原理主要有三種:對(duì)信號(hào)波形的變換和比較﹑對(duì)傅氏級(jí)數(shù)的運(yùn)算及對(duì)三角函數(shù)的運(yùn)算，其具體方法如下[4]：</p><p><b>　　方法一：矢量法</b></p><p>　　任何一正弦函數(shù)都可以用矢量來(lái)表示，如兩個(gè)正弦信號(hào)幅度相等、頻率相同，運(yùn)算器運(yùn)用減法器則

7、合成矢量的模：。這種方法用于測(cè)量小角度，靈敏度較好，可行度也較好；而在靠近180。附近靈敏度降低，讀數(shù)困難也不準(zhǔn)確。由于輸出是一余弦或正弦函數(shù)，因此這種方法適用的頻帶范圍是較寬的[5]。</p><p><b>　　方法二：倍乘法</b></p><p>　　任何一周期函數(shù)都可以用傅氏級(jí)數(shù)表示，在這里運(yùn)算器是一個(gè)乘法器，兩個(gè)信號(hào)是頻率相同的正弦函數(shù)，相位差為一個(gè)角度，

8、運(yùn)算結(jié)果再經(jīng)過(guò)一個(gè)積分電路，得到一直流電壓，電路的輸出和被測(cè)信號(hào)相位差余弦成正比例，因此其測(cè)量范圍在45°以內(nèi)，欲使測(cè)量范圍擴(kuò)展到360°，需要附加一些電路才能做到。這種方法由于應(yīng)用了積分環(huán)節(jié)，可以濾掉信號(hào)波形中的高次諧波，抑制了諧波對(duì)測(cè)量準(zhǔn)確度的影響[6]。</p><p>　　方法三：過(guò)零點(diǎn)檢測(cè)法</p><p>　　過(guò)零檢測(cè)法是將基準(zhǔn)信號(hào)正向通過(guò)零的時(shí)刻與被測(cè)信號(hào)

9、通過(guò)零的時(shí)刻進(jìn)行比較，由二者之間的時(shí)間間隔，即可推算出兩信號(hào)之間的相位差。這種方法的特點(diǎn)是電路簡(jiǎn)單，對(duì)啟動(dòng)采樣電路要求不高，同時(shí)該方法還具有測(cè)量分辨率高、線性好、易數(shù)學(xué)化等優(yōu)點(diǎn)[7]。</p><p><b>　　3、設(shè)計(jì)思路</b></p><p>　　低頻相位測(cè)量?jī)x可利用可編程控制器件FPGA/CPLD，DSP和數(shù)字電路等多種方法實(shí)現(xiàn)：</p>&l

10、t;p>　　思路一：可編程控制器件FPGA/CPLD+單片機(jī)</p><p>　　該系統(tǒng)以Altera公司的EP1K100QC208-3作為數(shù)據(jù)處理及控制核心，由移相網(wǎng)絡(luò)，信號(hào)處理電路，數(shù)據(jù)采集電路，數(shù)據(jù)運(yùn)算電路以及LED數(shù)碼管顯示電路組成。我們輸入一路正弦信號(hào)，經(jīng)過(guò)移相網(wǎng)絡(luò)后得到兩路同頻不同相的正弦信號(hào)，在經(jīng)過(guò)信號(hào)處理電路將移相網(wǎng)絡(luò)的兩路輸出信號(hào)處理為兩路同頻不同相的方波，將定義的信號(hào)超前端和信號(hào)滯后端兩

11、路信號(hào)送入EP1K100QC208-3內(nèi)，經(jīng)過(guò)VHDL語(yǔ)言編寫生成的數(shù)據(jù)采集以及數(shù)據(jù)運(yùn)算模塊，將數(shù)據(jù)送入LED數(shù)碼管顯示電路顯示出經(jīng)過(guò)移相網(wǎng)絡(luò)后的兩路同頻信號(hào)的相位差[8-9]。</p><p>　　思路二：DSP+單片機(jī)</p><p>　　此低頻數(shù)字式相位測(cè)量?jī)x的目的是將輸入的信號(hào)先進(jìn)行信號(hào)整形，然后送給移相網(wǎng)絡(luò)，再送給TMS320VC5402處理，最后將結(jié)果送給AT89S52，并由A

12、T89S52控制LCD顯示測(cè)量結(jié)果。該系統(tǒng)以TMS320VC5402為核心，對(duì)待測(cè)量信號(hào)進(jìn)行采集和處理，包括整形和移相電路，把采集來(lái)的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。其中SRAM和Flash分別為TMS320VC5402的數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器。鍵盤和顯示部分則由AT89S52來(lái)控制，AT89S52把鍵盤操作轉(zhuǎn)換為控制信號(hào)再傳送給TMS320VC5402，控制系統(tǒng)是進(jìn)行相位測(cè)量還是周期、頻率、脈寬、占空比測(cè)量，TMS320VC5402把要顯示的

13、系統(tǒng)狀態(tài)送給AT89S52，以實(shí)現(xiàn)LCD顯示[10]。</p><p>　　思路三：數(shù)字電路+單片機(jī)</p><p>　　該系統(tǒng)的整形電路由AD620和LM339組成，AD620是一個(gè)高性能儀用放大器，它只須外接一個(gè)電阻，即可實(shí)現(xiàn)增益在1～1000內(nèi)調(diào)節(jié)。當(dāng)增益為1時(shí)，不需外接電阻，且其阻抗可達(dá)到10MΩ。用AD620可實(shí)現(xiàn)對(duì)弱小信號(hào)的放大整形。LM339比較器組成施密特電壓比較器，用于檢

14、測(cè)信號(hào)過(guò)0點(diǎn)，將正弦波整形為方波。鑒相器由一片74LS74雙D觸發(fā)器組成，線性度好，工作范圍為0～359.999°。外部計(jì)數(shù)器采用兩片2-8-16進(jìn)制計(jì)數(shù)器SN74197，分頻系數(shù)選256。當(dāng)為上限頻率，相位最大時(shí)，分頻后進(jìn)入單片機(jī)的頻率小于2.4MHz/256=9.3kHz，滿足單片機(jī)外部計(jì)數(shù)脈沖小于250kHz的條件。顯示器用6位LED數(shù)碼管靜態(tài)顯示，定時(shí)刷新，用6片串入并出的移位寄存器74LS161驅(qū)動(dòng)[11-12]。&

15、lt;/p><p><b>　　4、總結(jié)與比較</b></p><p>　　低頻相位測(cè)量?jī)x涉及到對(duì)信號(hào)的處理、分析、計(jì)數(shù)，由于單片機(jī)集成度高，智能程度高，功能強(qiáng)大，使得他實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單，而且具有體積小、性價(jià)比高、性能穩(wěn)定的特點(diǎn)。</p><p>　　在FPGA系統(tǒng)中，硬件電路簡(jiǎn)單，適用于200Hz～20kHz頻率范圍內(nèi)的信號(hào)，該系統(tǒng)能充分利用FP

16、GA對(duì)數(shù)據(jù)的高速處理能力，使得系統(tǒng)設(shè)計(jì)高效，可靠。</p><p>　　在CPLD系統(tǒng)中，相位測(cè)量功能完全在一塊CPLD芯片內(nèi)部實(shí)現(xiàn)，極大的簡(jiǎn)化了外圍邏輯電路，提高了系統(tǒng)的可靠性。與傳統(tǒng)的電路設(shè)計(jì)相比，具有測(cè)量頻帶寬、分辨率高、速度快、實(shí)現(xiàn)簡(jiǎn)單等優(yōu)點(diǎn)。</p><p>　　在DSP系統(tǒng)中，該系統(tǒng)能夠精確地測(cè)量出輸入信號(hào)的相位、周期、頻率、脈寬和占空比，且具有體積小、操作靈活、性能穩(wěn)定和性價(jià)

17、比高的特點(diǎn)。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 史國(guó)清等. 基于單片機(jī)的低頻數(shù)字相位測(cè)量?jī)x的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2005，8：80～81.</p><p>　　[2] John Wiley. Analog and digital electronics for scientists[M]. New

18、York: Vasses Basil，1985.</p><p>　　[3] 楊寧等. 簡(jiǎn)易低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)[J].武漢化工學(xué)院學(xué)報(bào)，2006(6)，28：75～79.</p><p>　　[4] 全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì)編.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品精選（2003）[M].2003.</p><p>　　[5] 姚遠(yuǎn)等.低頻數(shù)字式相位差測(cè)量?jī)x[J

19、].電子世界,2004(5):39～41.</p><p>　　[6] 譚會(huì)生.EDA技術(shù)綜合應(yīng)用實(shí)例與分析[M].西安:西安電子科大出版社,2004.</p><p>　　[7] 張超,劉開培.基于CPLD的相位差測(cè)量?jī)x[J].電子技術(shù),2003(5):13～17.</p><p>　　[8] 王振紅等.基于FPGA 控制的低頻數(shù)字式相位測(cè)量?jī)x研究[J].北方工業(yè)

20、大學(xué)信息工程學(xué)院,2010(1):76～78.</p><p>　　[9] 田秀豐等.低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)[J].無(wú)線通信技術(shù),2008,2:55～58.</p><p>　　[10] 俞斌等.基于DSP的低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)[J].電子產(chǎn)品世界,2006(12):84～87.</p><p>　　[11] 姜玉宏等.基于MCS-51的高精度數(shù)字測(cè)相方法