pci express光纖卡及硬件設計【文獻綜述】

1、畢業(yè)設計文獻綜述畢業(yè)設計文獻綜述電子信息科學與技術電子信息科學與技術PCIPCIExpressExpress光纖卡及硬件設計光纖卡及硬件設計現(xiàn)代通信技術朝著高速、精確的方向發(fā)展，傳統(tǒng)的并行收發(fā)技術，有很大的數(shù)據(jù)吞吐量，尤其是再引入差分信號后，但在實際的設計中會遇到引腳數(shù)過多，依靠單一的增加引腳數(shù)的方法并不能滿足使用的需求，而且并行通信還有碼間干擾、信號偏移、串音干擾和直流偏置等問題，這些因素嚴重地影響了并行通信頻率的提高和傳輸距離的增長

2、。為了解決并行通信在數(shù)據(jù)傳輸時所面臨的極限問題，國內外都將更多的研究焦點放在高速串行通信上，隨之而來的串行接口技術也應運而生。PCIExpress是由Intel，Dell，Compaq，IBM，Microsoft等PCISIG聯(lián)合成立的ArapahoeWkGroup共同草擬并推舉成取代PCI總線標準的第三代高性能IO總線技術。第一代總線包括ISA、EISA、VESA和微通道（MicroChannel）總線，而第二代總線包括了PCI、PC

3、IX和AGP。PCIExpress是一種能夠應用于移動設備、臺式電腦、工作站、服務器、嵌入式計算和通信平臺等所有周邊IO設備互連的總線。傳統(tǒng)的PCIExpress接口卡通常會直接采用PCIExpress的接口芯片，將PCIExpress差分信號轉換成普通的信號進行使用，非常方便。但也存在著一些問題，就是可配置性不強，而且缺乏通用性，因為一塊接口板上可能會有很多種接口，這就需要一個功能強大的可編程芯片用于進行不同接口的轉換?；赑EX83

4、11和CPLD的PCIExpress接口卡方法，該設計方案是衛(wèi)星高速下行數(shù)據(jù)經地面接收站解調后，通過光纖以數(shù)字基帶信號形成傳遞到本地端，接收卡就是負責接收解調器輸出的高速基帶數(shù)據(jù)流。硬件系統(tǒng)主要包括PCIE總線控制器、高速數(shù)據(jù)緩存和CPLD本地邏輯控制，系統(tǒng)結構如圖1。PEX8311總線控制器PC機CPLD控制邏輯高速數(shù)據(jù)緩存串并轉換其他接口PCIE現(xiàn)了高性能邏輯、串行連接功能、信號處理和嵌入式處理性能等多種資源的最佳平衡。此外，Vir

5、tex5LXT平臺具有PCIExpressEndpointBlock、EtherMACBlock和RocketIOGTPTransceivers等接口模塊，適用于需要高速接口的場合。Virtex5LXTPCIExpressEndpointBlock具有PCIExpress的完整功能，完全符合了PCIE基本規(guī)格V1.1版要求，作為FPGA內部的硬核，它是可配置的PCIE端點解決方案，與RocketIOGTP收發(fā)器配合使用，在盡量少用FPG

6、A邏輯的情況下提供全面的PCIExpress端點功能，大大增加了設計的靈活性，降低了設計的RNE費用，并且支持x1，x2，x4和x8通道的實現(xiàn)。Virtex5LXTPCIExpressEndpointBlock是通過FPGA程序調用實現(xiàn)的，而RocketIOGTP是高速的IO，其結構分為RX（接收）和TX（發(fā)送）兩個部分，其結構RX如圖3，TX如圖4。FPGATXInterface8B10BEncoderPhaseAdjustFIFOP

7、RBSGeneratTXPIPEControlPolarityControlPISOTXPreempTXOOB&PCITXDriverSharedPMAPLLDividerFromSharedPMAPLL圖3GTPReceiverFPGARXInterfaceRXElasticBuffer10B8BDecoderLOSSofSyncRXStatusControlCommaDetectAlignRXPolarityRXEQSIPORXCD

8、RPRBSCheckOversamolingSharedPMAPLLDividerRXOOBFromSharedPMAPLL圖4GTPTransmitter隨著現(xiàn)代通信技術研究的深入和實際應用的增多，各種傳輸手段都將面臨提高數(shù)據(jù)傳輸?shù)膸捄退俾实膯栴}。接口技術上其中的一個關鍵技術之一，伴隨著通信技術的發(fā)展，其發(fā)展空間也非常大?；赩irtex5FPGA的PCIExpress光纖接口卡設計實現(xiàn)簡單、配置靈活，適用于各種領域，并且設計成本低