第三章 原理圖輸入設(shè)計(jì)方法

1、第三章 原理圖輸入設(shè)計(jì)方法,EDA,3.1 原理圖設(shè)計(jì)方法,原理圖編輯流程準(zhǔn)備：安裝max＋plusII并進(jìn)入該環(huán)境,,,,,,,,,,,,1.建立一個新的原理圖文件,File > New選擇Graphic Editor file (gdf 格式文件),2.輸入元件,Max+plusII的內(nèi)建函數(shù),較大規(guī)模器件庫——mega_lpm，一些比較大的并可做參數(shù)設(shè)置的元件，使用中需要對其參數(shù)進(jìn)行設(shè)置，稱為參數(shù)可設(shè)置兆功能庫.,中

2、規(guī)模器件庫——mf，數(shù)字電路中一些中規(guī)模器件庫，如74系列邏輯器件。,基本元件庫——prim，常用基本元件庫，如AND、OR、VCC、GND、INPUT、OUTPUT,調(diào)出符號,雙擊空白處單擊右鍵－>enter symbol,可以直接輸入符號名，如input，and2，7474等,符號庫，第一行是用戶的工作庫（Work Library）路徑。點(diǎn)擊任一個庫的路徑，都會在Symbol Files下顯示所有的符號文件名。,最后點(diǎn)擊“o

3、k”,元件的編輯,移動旋轉(zhuǎn)右鍵菜單Edit菜單刪除復(fù)制簡單的方法，“ctrl＋移動”,簡單的方法：將兩個元件的引腳處對齊，拖動一個元件，自動形成連線用鼠標(biāo)畫兩個引腳的連線不能重疊連線不能進(jìn)入元件的虛線框內(nèi)部,按下橡皮筋按鈕,連線,引腳的命名,雙擊引腳名注意第一個字符必須為英文，以后可用下劃線、數(shù)字等組合下劃線前后要有字母或數(shù)字“/”“-”“%”都是非法的大小寫的意義一樣,總線,先畫一條線－>

4、單擊右鍵－> Line style－>粗線引腳名或總線名的規(guī)則為****[m..n]或者[n..m]，其中m>n≥0，最多可以代表256個引腳名。一般采用[n－1..0]。,節(jié)點(diǎn),引腳間的連線（細(xì)線）可以稱為節(jié)點(diǎn)，節(jié)點(diǎn)是可以命名的，命名規(guī)則與引腳相同。如果不想連線太多，可以對本質(zhì)上相連的節(jié)點(diǎn)取一致的名稱,選中一條細(xì)線，當(dāng)有小■閃爍時，表示可以進(jìn)行命名,3.保存文件,注意最上面的標(biāo)題欄：

5、 有可能不是 Untitled1這里是指示環(huán)境的當(dāng)前設(shè)計(jì)項(xiàng)目,,注意此時的文件名“Untitled1”,,,,注意為了方便同一個項(xiàng)目下的文件查找方便，最好事先特別建立一個目錄為該項(xiàng)目的專用目錄，目錄下存放所有相關(guān)的文件文件的路徑不能包含漢字，不能用空格保存的文件名不要和庫文件名相同，如and2、7402等等,4.將當(dāng)前設(shè)計(jì)設(shè)置為工程文件,,,,將當(dāng)前設(shè)計(jì)設(shè)置為工程文件,新建一個Project,5.編譯Compile,按下若

6、有錯誤－>雙擊Message欄中的紅字,正確,注意：此時菜單欄中出現(xiàn)了Processing選項(xiàng),編譯器網(wǎng)表cnf,數(shù)據(jù)庫建庫,邏輯綜合,邏輯分割,適配rpt,時序仿真網(wǎng)表文件snf,裝配,,時序仿真與功能仿真,編譯器網(wǎng)表cnf,數(shù)據(jù)庫建庫,功能仿真網(wǎng)表文件snf,6.建立仿真文件,創(chuàng)建仿真波形文件,,注意，波形文件（scf）的名稱一定要與對應(yīng)的原理圖文件的名稱（gdf）相同,,,1,2,3,4,對單個輸入端子設(shè)置波形,波形為低電

7、平,波形為高電平,波形為不確定態(tài),波形為高阻態(tài),波形反相,為波形賦時鐘值,為波形賦計(jì)數(shù)器值,對成組輸入端子設(shè)置波形,為群組信號賦值,怎樣合組？,7.啟動仿真,按下仿真按鈕,,設(shè)置仿真柵格單位的意義,仿真柵格單位是設(shè)置時鐘周期的最小單位，即時鐘周期最小等于柵格單位，最大等于柵格單位的倍數(shù)。P46（思考題：如何設(shè)置Grid Size？時鐘信號周期如何設(shè)置？）,仿真柵格單位Grid Size: 規(guī)定每個柵格的最小時間單位 ，時間值顯示在每個柵

8、格豎線的上方。,Grid Size,Options->Grid size,輸入網(wǎng)格值，默認(rèn)100ns,設(shè)置仿真終止時間的意義,仿真終止時間End Time:規(guī)定何時終止施加輸入向量。系統(tǒng)默認(rèn)為1us，對簡單邏輯電路足夠了，但復(fù)雜電路需要仿真的時間遠(yuǎn)遠(yuǎn)超過1us，要人工重新設(shè)置。 (如何設(shè)置End Time？),End Time,File->End Time,輸入仿真截止時間，默認(rèn)1us,設(shè)置觀察時間范圍的意義,觀察時

9、間范圍Time Range:規(guī)定仿真波形的可觀察范圍，要求Time Range<= End Time。(如何設(shè)置Time Range ？),Time Range,View->Time Range,輸入可見的時間范圍,8.選擇器件,,,再次編譯！,9.引線端子適配,按下,,分配引腳,方法一：鼠標(biāo)拖動,,方法二：鎖定方法Assign－>Pin/Location/Chip,注意,分配引線端子后一定要重新編譯,同理，對原

10、理圖做任何修改后，也一定要重新編譯,,10.時序仿真和延時分析,11.器件編程（下載）,12.器件測試,GW48系列實(shí)驗(yàn)開發(fā)系統(tǒng),創(chuàng)建自己的元件,首先先檢查自己的元件有無錯誤Save & Check,3.2 1位全加器設(shè)計(jì),1位加法器的功能：實(shí)現(xiàn)兩個1位二進(jìn)制數(shù)相加半加器全加器,只考慮本位兩個一位二進(jìn)制數(shù)A和B相加,而不考慮低位進(jìn)位,既有本位兩個一位二進(jìn)制數(shù)A和B相加,又有低位進(jìn)位Ci,,1位半加器的真值表,表中的

11、A和B分別表示兩個相加的一位二進(jìn)制數(shù),S是本位和,Co是進(jìn)位位。,S＝AB+AB=A+BCo=AB,,,,,1位全加器的定義,全加：將本位兩個1位二進(jìn)制數(shù)和來自低位的進(jìn)位位相加令A(yù)和B分別為兩個相加的1位二進(jìn)制數(shù),Ci是來自低位的進(jìn)位位;S是本位和;Co是進(jìn)位位。,全加器的真值表,S的卡諾圖,,,,,Co的卡諾圖,,,原理圖底層電路設(shè)計(jì),原理圖由若干個元件組合而成，當(dāng)有些元件是多個簡單元件的組合電路時，為了精確仿真組合元件的特性，必

12、須單獨(dú)設(shè)計(jì)組合元件的原理圖設(shè)計(jì)，這種設(shè)計(jì)稱為底層電路設(shè)計(jì)。,原理圖頂層電路設(shè)計(jì),當(dāng)所有的底層元件多設(shè)計(jì)完畢并生成包裝好的單一元件后，再設(shè)計(jì)一個總原理圖，把所有的底層元件調(diào)出來，進(jìn)行導(dǎo)線連接、仿真、編程下載，這種設(shè)計(jì)稱為頂層電路設(shè)計(jì)。,,分層設(shè)計(jì)的好處增強(qiáng)設(shè)計(jì)的可讀性，避免在設(shè)計(jì)中出現(xiàn)大量復(fù)雜的組合邏輯影響檢查和測試效率有利于進(jìn)行模塊復(fù)制，需要復(fù)制的電路模塊可以先封裝成底層元件，再在頂層設(shè)計(jì)中重復(fù)調(diào)用,,分層設(shè)計(jì)的要點(diǎn)在底層文件設(shè)計(jì)

13、完成后執(zhí)行File|Create Default Symbol 命令并編譯在頂層文件中，調(diào)用底層設(shè)計(jì)時,,分層設(shè)計(jì)的要點(diǎn)在底層文件設(shè)計(jì)完成后執(zhí)行File|Create Default Symbol 命令并編譯在頂層文件中，調(diào)用底層設(shè)計(jì)時頂層文件不能與底層文件名字相同,仿真的要求：所有輸入情況都要考慮到，即按照真值表設(shè)置仿真波形,技巧：選中合組的引腳，單擊右鍵，選擇Enter Group,3．3 數(shù)字電子鐘設(shè)計(jì),3.3.1 60

14、進(jìn)制計(jì)數(shù)器設(shè)計(jì),1、六進(jìn)制計(jì)數(shù)器設(shè)計(jì),（1）數(shù)據(jù)選擇器設(shè)計(jì)2選1的數(shù)據(jù)選擇器的輸入輸出引腳如下：控制線1條定義為s；數(shù)據(jù)輸入線2條定義為d0,d1；數(shù)據(jù)輸出線1條定義為y；其真值表如表3-2所示：,表3-2 2選1數(shù)據(jù)選擇器真值表,設(shè)計(jì)電路圖如圖3-28所示：,,圖3-28 2選1數(shù)據(jù)選擇器電路圖,（2）六進(jìn)制計(jì)數(shù)器的真值表,（3）6進(jìn)制計(jì)數(shù)器設(shè)計(jì),利用數(shù)字電路設(shè)計(jì)方法可設(shè)計(jì)出各觸發(fā)器的D輸入端的驅(qū)動方程分別為：,,根據(jù)以上驅(qū)動

15、方程可設(shè)計(jì)出圖3-29所示的電路圖。,（4）仿真6進(jìn)制計(jì)數(shù)器 建立波形仿真文件，設(shè)置輸入信號，如圖3-30所示，可以看出，輸出信號符合設(shè)計(jì)要求。,,2. 六十進(jìn)制計(jì)數(shù)器設(shè)計(jì),（1）六十進(jìn)制計(jì)數(shù)器的真值表,（2）六十進(jìn)制計(jì)數(shù)器設(shè)計(jì),,（3）仿真六十進(jìn)制計(jì)數(shù)器,,3.3.2 十二進(jìn)制進(jìn)制計(jì)數(shù)器設(shè)計(jì),1、十二進(jìn)制計(jì)數(shù)器真值表,2．十二進(jìn)制計(jì)數(shù)器設(shè)計(jì),（1）2進(jìn)制計(jì)數(shù)器的設(shè)計(jì),,運(yùn)用10進(jìn)制計(jì)數(shù)器74160器件與2進(jìn)制計(jì)數(shù)器

16、可以完成12進(jìn)制計(jì)數(shù)器的設(shè)計(jì),（2）十二進(jìn)制計(jì)數(shù)器設(shè)計(jì),,3. 仿真12進(jìn)制計(jì)數(shù)器,,3.3.3 數(shù)字電子鐘頂層電路設(shè)計(jì),1．?dāng)?shù)字電子鐘頂層電路設(shè)計(jì),,2．仿真數(shù)字鐘,,3．4 利用LPM兆功能塊的電路設(shè)計(jì),3.4.1 常用LPM兆功能塊,3.4.2 基于LPM-COUNTER的數(shù)據(jù)分頻器設(shè)計(jì),data[]:置入計(jì)數(shù)器的并行數(shù)據(jù)輸入。clock：上升沿觸發(fā)計(jì)數(shù)時鐘輸入。clk_en：高電平使能所有同步操作輸入信號。cnt_en：

17、計(jì)數(shù)使能控制，但不影響其他控制信號，如sload、sset、sclr等。updown：計(jì)數(shù)器加減控制輸入。cin：最低進(jìn)位輸入aclr：異步清零輸入aset：異步置位輸入sload：在clk的上升沿同步并行數(shù)據(jù)加載輸入。Q[]：計(jì)數(shù)輸出。cout：計(jì)數(shù)進(jìn)位或借位輸出。LPM_WIDTH：計(jì)數(shù)器位寬。,,,3.4.3 制作一個兆功能模塊,,,,,3．5 波形輸入設(shè)計(jì),3.5.1 創(chuàng)建波形設(shè)計(jì)新文件并指定工程名稱,,3.

18、5.2 創(chuàng)建輸入、輸出和隱埋節(jié)點(diǎn),,,3.5.3 編輯隱埋狀態(tài)機(jī)節(jié)點(diǎn)波形,(1)在菜單欄中選擇Option/Grid Size命令，彈出Grid Size對話框，在其中輸入“30.0ns”，即把網(wǎng)格尺寸設(shè)置為30ns。(2)單擊“Speed”節(jié)點(diǎn)的“Value”區(qū)，選中它的整個波形。(3)在菜單欄中選擇Edit/Overwrite/State Name命令，或是直接單擊波形編輯器窗口左側(cè)的按鈕，這時會彈出Overwrite St

19、ate Name對話框，如圖3-46所示。,,(4)在State Name文本框中輸入“l(fā)egal”，單擊OK按鈕，整個波形都被狀態(tài)名“l(fā)egal”覆蓋。(5)結(jié)合波形編輯器窗口左側(cè)的按鈕和窗口滾動條使波形300ns~540ns之間的區(qū)域顯示出來。,(6)單擊波形編輯器窗口左側(cè)的波形編輯按鈕，鼠標(biāo)指針的形狀也發(fā)生了相應(yīng)變化。參考波形編輯器窗口內(nèi)上方的“時間”區(qū)域，在“Speed”節(jié)點(diǎn)波形的300 ns處按下鼠標(biāo)，拖動到540ns處松開

20、，這之間的區(qū)域被選中，同時（Overwrite state Name）對話框自動彈出。(7)在(state name)文本框中輸入“warning ”,單擊OK按鈕確認(rèn)，300ns-540ns之間的波形區(qū)域被狀態(tài)名“warning”所覆蓋。,(8)重復(fù)步驟（5）-（7），用狀態(tài)名“ticket”覆蓋540ns-660ns之間的波形區(qū)域。,(9)單擊波形編輯器窗口左側(cè)的 按鈕，可以查看全部波形區(qū)域，如圖3-47所示。,,3.5.

21、4 編輯輸入和輸出節(jié)點(diǎn)波形,(1) 單擊波形編輯器窗口左側(cè)的波形編輯按鈕后，用鼠標(biāo)指針拖動選中“accel_in ”節(jié)點(diǎn)波形中270ns-330ns之間的區(qū)域，松開鼠標(biāo)左健后這一段區(qū)域會自動變成高電平（與初始的低電平相對）。當(dāng)狀態(tài)機(jī)“speed”處于“l(fā)egal ”狀態(tài)時遇到“accel_in”的高電平，會轉(zhuǎn)變成“warning ”狀態(tài)，表示第1次超速。(2) 重復(fù)步驟（1）中的操作，將“accel_in”節(jié)點(diǎn)波形中510ns-570

22、ns之間的區(qū)域也變成高電平，當(dāng)狀態(tài)機(jī)“speed ”處于“warning” 狀態(tài)時遇到“accel_in”的高電平，會轉(zhuǎn)變成“ticket”狀態(tài)，表示由于第2次超速而得到罰單,(3) 按下ESC 鍵，或是單擊（波形編輯器）窗口左側(cè)的按鈕，使鼠標(biāo)指針恢復(fù)選擇狀態(tài)，拖動鼠標(biāo)選中“accel_in”節(jié)點(diǎn)波形國630ns-690ns之間的區(qū)域，選擇菜單欄中的（Edit）/（ overqrite）/（undefined(x)）命令，或直接單擊（

23、波形編輯器）窗口左側(cè)的按鈕，使這一段變成不定狀態(tài)。,(4)“reset”節(jié)點(diǎn)波形不用作任何修改，保持為低電平。(5) 選中“clk”節(jié)點(diǎn)的整個波形，方法可以是單擊“clk節(jié)點(diǎn)的“Name”、“Type”和“Value”中任何一個區(qū)域。選擇菜單欄中的Edit/Overwrite/clock命令，或者直接單擊波形編輯窗口左側(cè)的按鈕，這時將會彈出Overwrite Clock對話框如圖3-48所示，在Multiplied By對話框中輸入“

24、2”，單擊OK按鈕確認(rèn)。,(6) 編輯輸出節(jié)點(diǎn)“get_ticket”的波形，使其540ns~660ns之間的區(qū)域變?yōu)楦唠娖?，它對?yīng)著狀態(tài)機(jī)“Speed”的“ticket”狀態(tài)，表示得到罰單，至此所有節(jié)點(diǎn)波形都已編輯完成，如圖3-49所示。,,3.5.5 查看波形情況(1) 在鼠標(biāo)指針處于選擇狀態(tài)時，點(diǎn)擊波形區(qū)域的0ns處，或者拖動參考柄，將指針移到波形的起點(diǎn)處。(2)按鍵盤的“ ”鍵，可使參考指針跳至下一個邏輯電平跳變沿處，

25、也可通過選擇菜單欄中的Utilities/Find Next Transition命令來實(shí)現(xiàn)本步操作。(3) 重復(fù)移動參考指針到每個跳變沿處，跳變沿的邏輯電平值或狀態(tài)名將顯示在Value區(qū)。,3.5.6 保存文件并檢查錯誤在菜單欄中選擇File/Project/Save & Check命令保存當(dāng)前文件并檢查語法錯誤，系統(tǒng)會自動啟動編譯器并給出檢查報(bào)告。檢查通過后關(guān)閉編譯器，返回文本編輯器窗口。3.5.7 創(chuàng)建默認(rèn)的功能模塊