版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、前段時(shí)間非常忙,AD9854這個(gè)芯片真是整的我頭好疼,雖然在網(wǎng)上也查了大量的資料,不過關(guān)于AD9854使用的資料真是少之又少,無奈,只好自己去研究DATASHEET,好在終于實(shí)現(xiàn)了,并且通過調(diào)試,輸出波形穩(wěn)定!現(xiàn)在把我的設(shè)計(jì)法出來供大家使用參考。原理圖和PCB圖為AD9854外圍電路!以下是AD9854的控制程序!#include#include“sst89x5xxrd2.h“#include#defineUSE_KEY0#define
2、uunsigned#defineuintunsignedintvoidTimer0()interrupt1using3TH0=0xdc10毫秒采用晶體11.0592定時(shí)器0,方式1TL0=0x00SecOneif(SecOne200)計(jì)時(shí)1秒鐘SecOne=0x00OneSec_Flag=1RUN=~RUNvoidAD9854_delay(inttime)intif(i=0i(Bits1514dontcare)Phase#1相位為0TA
3、B_Data[1]=0x0001HPhaseAdjustRegister#101HTAB_Data[2]=0x0002HPhaseAdjustRegister#2(Bits1514dontcare)Phase#2相位為0TAB_Data[3]=0x0003HPhaseAdjustRegister#103H100MTAB_Data[4]=0X31FrequencyTuningWd1623795E0184ATAB_Data[5]=0X1BF
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- ad9854的dds設(shè)計(jì)論文
- 基于ad9854掃頻信號源的設(shè)計(jì)【畢業(yè)設(shè)計(jì)】
- 基于CPLD與AD9854的譜儀窄帶射頻發(fā)送系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- ad9854在無線電羅盤測試信號源中的應(yīng)用
- 基于AD9854芯片的S波段雷達(dá)高度表信號源設(shè)計(jì)技術(shù)研究.pdf
- 基于gsm模塊的tc35i外圍電路設(shè)計(jì)
- 基于gsm模塊的tc35i外圍電路設(shè)計(jì)69915
- 基于sa605和ad9850的接收電路設(shè)計(jì)及應(yīng)用
- 基于CPLD的環(huán)境監(jiān)測儀外圍接口電路設(shè)計(jì).pdf
- 基于Cadence軟件的高速AD電路設(shè)計(jì)與仿真.pdf
- 1.avr單片機(jī)外圍電路設(shè)計(jì)
- 阻變存儲器外圍電路設(shè)計(jì).pdf
- 基于ad7711的高精度溫度傳感電路設(shè)計(jì)
- 與CPU松耦合的外圍電路設(shè)計(jì)模式研究.pdf
- 單片機(jī)與外圍電路設(shè)計(jì)-課設(shè)論文
- 基于CPLD的高分辨率AD轉(zhuǎn)換電路設(shè)計(jì).pdf
- tc35i模塊原理,特性及外圍電路設(shè)計(jì)
- 基于stc12c5608ad的智能孵化器電路設(shè)計(jì)
- ARM+FPGA的多路高速AD接口電路設(shè)計(jì).pdf
- 電路設(shè)計(jì)和分析電路故障
評論
0/150
提交評論