nschannlelink芯片使用注意事項(xiàng)

1、NSChannleLink芯片使用注意事項(xiàng)芯片使用注意事項(xiàng)1、ChannleLink中的并行時(shí)鐘結(jié)構(gòu)的SerDes芯片組(如DS90CR21521621bitsDS90CR28528628Bits)通常用于“數(shù)據(jù)地址控制”并行連接的總線進(jìn)行串行化，例如計(jì)算機(jī)總線（如：PCI總線）、數(shù)字?jǐn)z像機(jī)接口等。并行時(shí)鐘結(jié)構(gòu)的SerDes采用多個(gè)7到1(Mux)或1到7(Demux)復(fù)用器，每個(gè)復(fù)用器對(duì)其所負(fù)責(zé)的一段總線或數(shù)據(jù)（7bits）進(jìn)行調(diào)制（

2、串行器Serializer）處理。所產(chǎn)生的幾路串行數(shù)據(jù)流是并行流向接收器的，由接收器的解調(diào)電路（解串器Deserializer）將數(shù)據(jù)還原，同時(shí)傳輸?shù)倪€有一路附加的（差分）時(shí)鐘信號(hào)，供接收器用來對(duì)數(shù)據(jù)進(jìn)行鎖定和恢復(fù)。由于時(shí)鐘和數(shù)據(jù)同時(shí)以多條（差分）線對(duì)形式傳輸?shù)?，必須將各個(gè)線對(duì)間的相位偏移保持在盡可能低的水平上，以保證正常的解串操作。此外，還要注意時(shí)鐘信號(hào)的頻率上限，由于電路及傳輸電纜存在一定的相位偏差（延時(shí)），當(dāng)時(shí)鐘頻率過高時(shí)，會(huì)無法

3、正確地還原數(shù)據(jù)，如下圖所示：2、所有未使用的LVTTL輸入應(yīng)固定接到電源或地上。大多數(shù)ChannelLink設(shè)備(器件)的未用引腳都有200KΩ的內(nèi)部下拉電阻，用戶可在外部并聯(lián)一個(gè)阻值小于200KΩ的下拉電阻。3、如果ChannelLink設(shè)備的輸入端懸空內(nèi)部監(jiān)控電路可保證不將10mV以的下差模噪聲（大約）誤作為數(shù)據(jù)或時(shí)鐘但是近距離平衡LVDS電纜產(chǎn)生的共模噪聲必須使用外部電路（增加2個(gè)電阻）才能去除。具體可參考NS的AN1194設(shè)計(jì)指

4、南。4、為了減少EMI和電源功耗，ChannelLink接收器輸出只能提供mA級(jí)驅(qū)動(dòng)能力。典型驅(qū)動(dòng)12個(gè)LVTTLLVCMOS負(fù)載.如果需要驅(qū)動(dòng)耕高的負(fù)載或更長的距離，特別在時(shí)鐘頻率較高時(shí)，必須外接驅(qū)動(dòng)電路（或緩沖器）。5、關(guān)于ChannelLink芯片的互換性所有21bits的ChannelLink串行調(diào)制器可與任何21bits的ChannelLink解串器（包括5V或3.3V的）配套使用，但不能與28bits或48bits的Chan