gis系統(tǒng)應(yīng)用

1、第三章 計算機(jī)核心部件及其 工作原理,第一節(jié) 中央處理器（CPU）,馮?諾伊曼計算機(jī)的特點,馮?諾伊曼計算機(jī)的特點計算機(jī)由運算器、存儲器、控制器和輸入/輸出設(shè)備組成指令和數(shù)據(jù)一起以同等地位存放于存儲器內(nèi)，并可按地址訪問指令和數(shù)據(jù)均用二進(jìn)制代碼表示指令由操作碼和地址碼組成，操作碼用于表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置,馮?諾伊曼計算機(jī)的特點,指令在存儲器內(nèi)按順序存放機(jī)器以運算器為中心，輸

2、入輸出設(shè)備與存儲器間的數(shù)據(jù)傳送都通過運算器來完成。,典型的馮?諾伊曼計算機(jī)結(jié)構(gòu)框圖,運算器,控制器,輸入設(shè)備,存儲器,輸出設(shè)備,,,,,,,,,,,,,,,,,,,,典型的馮?諾伊曼計算機(jī)結(jié)構(gòu)框圖,馮?諾伊曼計算機(jī)結(jié)構(gòu)的演化,控制部件多樣化現(xiàn)代計算機(jī)系統(tǒng)采用了總線結(jié)構(gòu)總線：連接計算機(jī)各部件的一組公共信號線，它是計算機(jī)中傳送信號代碼的公共通道。內(nèi)部總線：把微處理機(jī)內(nèi)部各個邏輯功能單元互相連接起來的線路外部總線：把計算機(jī)各個功能部件

3、互相連接起來的總線數(shù)據(jù)總線、控制總線、地址總線,數(shù)據(jù)總線實現(xiàn)CPU、存儲器和輸入輸出設(shè)備三者之間的數(shù)據(jù)交換雙向總線地址總線用來輸出指定的存儲器或I/O設(shè)備地址的總線單向總線地址總線的數(shù)目決定了所能訪問的存儲單元的數(shù)目控制總線,三態(tài)門緩沖器,,,,輸入,輸出,,,啟動/禁止,存儲器成為計算機(jī)的中心,運算器,控制器,輸入設(shè)備,存儲器,輸出設(shè)備,以存儲器為中心的計算機(jī)結(jié)構(gòu)框圖,,,,,,,,,,,,,,,,,,,,,,,,,,

4、00010000,,,,,,,………………,地址譯碼器,,,,,,,,,,來自CPU的地址寄存器00000010,控制,,,,CPU發(fā)送讀命令,,,將數(shù)據(jù)傳送給CPU,存儲器讀操作,輸入/輸出系統(tǒng)的功能加強(qiáng)采用了中斷技術(shù)、DMA的方式的高速總線技術(shù),指令系統(tǒng),基本概念指令：計算機(jī)執(zhí)行某種操作的命令指令系統(tǒng)：計算機(jī)各種操作的集合指令系統(tǒng)是完備的指令系統(tǒng)支持最高效率的執(zhí)行指令編碼是合理的指令系統(tǒng)須采取系列設(shè)計,指令字

5、長和指令格式機(jī)器字長：計算機(jī)能直接處理的二進(jìn)制數(shù)據(jù)的位數(shù)指令字長：指令中包含的二進(jìn)制代碼的位數(shù)。單字長指令：指令字長和機(jī)器字長相等雙子長指令：指令子長度是機(jī)器子長的兩倍指令格式：由操作碼和操作數(shù)組成,操作碼,操作數(shù)/操作數(shù)地址,操作碼：決定了操作的類型,操作數(shù)碼無操作數(shù)指令由操作數(shù)指令,操作碼,操作碼,操作數(shù)1/操作數(shù)地址1,操作數(shù)n/操作數(shù)地址n,……,計算機(jī)的工作過程（簡要介紹）,計算機(jī)的工作過程（簡要介紹）例：

6、計算 ax2+bx+c 化簡(ax+b)*x+c 運算步驟：取x送指運算器中乘以a，得ax，存于運算器中加b，得ax+b，存于運算器中乘以x，得(ax+b)x，存于運算器中加c，得(ax+b)x+c，存于運算器中,計算機(jī)的工作過程（簡要介紹）,設(shè)某機(jī)器的指令字長為16位，其中操作碼占6位，地址碼占10位，如下圖所示,,,操作碼,操作數(shù),,,,6位,10位,,,,,使用系統(tǒng)總線的CPU,,ALU,CU,寄

7、存器,中斷系統(tǒng),CPU,,,,,,,,,,控制總線,數(shù)據(jù)總線,地址總線,使用系統(tǒng)總線的CPU,CPU的寄存器,CPU的寄存器用戶可見的寄存器通用寄存器數(shù)據(jù)寄存器地址寄存器條件代碼寄存器,CPU的寄存器,控制和狀態(tài)寄存器MAR 存儲器地址寄存器MDR 存儲器數(shù)據(jù)寄存器PC 程序計數(shù)器IR 指令寄存器,AXBXCXDX,,,,,通用寄存器,SPBPSIDI,,,,,指針和變址,CSDSSSE

8、S,,,,,段,IPF,,,程序狀態(tài),8086微處理器寄存器的組織,,,,,細(xì)化的計算機(jī)組成框圖,ACC,ALU,X,,,,MQ,,,運算器,CU控制單元,,,…,IR,PC,控制器,CPU,存儲體,MDR,MAR,主存儲器,I/O,,,,,,,CPU的功能（控制器的功能）,CPU的功能（控制器的功能）取指令分析指令執(zhí)行指令,CPU的控制單元,CPU的控制單元指令周期的基本概念CPU每取出并執(zhí)行一條指令所需的全部時間叫指令

9、周期,,,,,取指階段,執(zhí)行階段,取指周期（取指、分析）,執(zhí)行周期執(zhí)行指令,,,,,指令周期,,,CPU的控制單元,指令周期的比較,,,,取指周期,指令周期,,,,,無條件轉(zhuǎn)移指令 JMP X,,,,取指周期,指令周期,,,,,加法指令,,執(zhí)行周期,,,,,,取指周期,指令周期,,,,,,執(zhí)行周期,,,,乘法指令,CPU的控制單元,機(jī)器周期：完成一個基本的操作如讀或?qū)懙人枰臅r間時鐘周期（節(jié)拍、狀態(tài)）在一個機(jī)器周期里可以完成若

10、干個微操作，每個微操作都需要一定的時間，可以用時鐘信號來控制產(chǎn)生每一個微操作命令。這樣一個機(jī)器周期內(nèi)就包含了若干個時鐘周期，又稱節(jié)拍或狀態(tài)。,CPU的控制單元,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Φ,,,,,,,,,,,,,,,機(jī)器周期T,T1,T2,…,Tn,T1,T2,…,Tn,機(jī) 器 周 期 M1,機(jī) 器 周 期 M2,指 令 周 期 （包括1~n個機(jī)器周期）,,,CPU的控制單元,微操作信號

11、的產(chǎn)生電路設(shè)計方法數(shù)字邏輯設(shè)計方法微程序設(shè)計方法,流水線技術(shù),如何提高整機(jī)的處理能力提高器件的性能改進(jìn)系統(tǒng)的結(jié)構(gòu)，開發(fā)系統(tǒng)的并行性,流水線技術(shù),流水線結(jié)構(gòu)取指令，微處理器從高速緩存或內(nèi)存中取一條指令指令譯碼，分析指令操作數(shù)地址生成，針對訪存指令，要訪問存儲器中的操作數(shù)，需形成操作數(shù)的地址取操作數(shù)，針對形成的存儲器的地址，指令取操作數(shù)執(zhí)行指令，由ALU執(zhí)行指令規(guī)定的操作,流水線技術(shù),寫回運算結(jié)果，最后運算結(jié)果存放至某一內(nèi)

12、存單元或某一通用寄存器修改指令指針，指向下一條指令,流水線技術(shù),,取指令1,,執(zhí)行指令1,,取指令2,,執(zhí)行指令2,,,……,指令的串行執(zhí)行,CPU,總線,時間,取指1,執(zhí)行1,寫數(shù)1,取指2,執(zhí)行2,取指3,忙,忙,忙,忙,,總線的使用情況,流水線技術(shù),取指令1,執(zhí)行指令1,取指令2,執(zhí)行指令2,取指令3,執(zhí)行指令3,指令的二級流水,流水線技術(shù),二級流水不能使執(zhí)行效率加倍指令的執(zhí)行時間一般大于取指時間，因此，取指階段可能要等待一段

13、時間。遇到轉(zhuǎn)移指令，下一條指令是不可知的，因為必須要等到執(zhí)行階段結(jié)束之后，才能知道條件是否成立，從而決定下一條指令的地址，造成了時間上的浪費。,流水線技術(shù),FI – 取指令 DI – 指令譯碼 CO – 計算操作數(shù)地址FO – 取操作數(shù) EI – 執(zhí)行指令 WO – 寫操作數(shù),流水線技術(shù),流水線種類指令流水線結(jié)構(gòu),取指令,指令譯碼,,地址形成,,取操作數(shù),,操作執(zhí)行

14、,,寫操作數(shù),,改指令指針,,流水線技術(shù),數(shù)據(jù)（運算）流水線,對階,鎖存器,,尾數(shù)相加,,鎖存器,,規(guī)格化,,鎖存器,,流水線技術(shù),影響流水線性能的因素訪存沖突相關(guān)問題控制相關(guān)數(shù)據(jù)相關(guān),流水線技術(shù),流水線中的多發(fā)技術(shù)超標(biāo)量技術(shù)（Super Scalar）每個時鐘周期可同時并發(fā)多條指令，即以并行操作的方式將兩條或兩條以上的指令編譯并執(zhí)行超流水線技術(shù)（Super pipe lining）超長指令字技術(shù)（VL