高級電工考試理論試題

1、電子技術(shù)一、判斷題一、判斷題01、具有反饋元件的放大電路即為反饋放大電路。（√）02、正反饋主要用于振蕩電路，負反饋主要用于放大電路。（√）03、若反饋信號使凈輸入信號增大，因而輸出信號也增大，這種反饋稱為正反饋。（√）04、把輸出電壓短路后，如果反饋不存在了，則此反饋是電壓反饋。（√）05、把輸出電壓短路后，如果反饋仍存在，則此反饋是電流反饋。（√）06、在反饋電路中反饋量是交流分量的稱為交流反饋。（√）07、在反饋電路中反饋量是直流

2、分量的稱為直流反饋。（√）08、要求放大電路帶負載能力強、輸入電阻高，應(yīng)引入電流串聯(lián)負反饋。（）要求放大電路帶負載能力強、輸入電阻高，應(yīng)引入電壓串聯(lián)負反饋09、射極跟隨器是電流并聯(lián)負反饋電路。（）射極跟隨器是電壓并聯(lián)負反饋電路。10、采用負反饋既可提高放大倍數(shù)的穩(wěn)定性，又可增大放大倍數(shù)。（）采用負反饋既可提高放大倍數(shù)的穩(wěn)定性，但減小了放大倍數(shù)。11、放大電路要穩(wěn)定靜態(tài)工作點，則必須加直流負反饋電路。（√）12、交流負反饋不僅能穩(wěn)定取樣對

3、象，而且能提高輸入電阻。（）交流負反饋不僅能穩(wěn)定取樣對象，而且能提高輸入電阻13、放大電路中上限頻率與下限頻率之間的頻率范圍稱為放大電路的通頻帶。（√）14、為了提高放大器的輸入電阻、減小輸出電阻，應(yīng)該采用電流串聯(lián)負反饋。（）為了提高放大器的輸入電阻、減小輸出電阻，應(yīng)該采用電壓串聯(lián)負反饋。15、深度負反饋放大電路的閉環(huán)電壓放大倍數(shù)為（√）(1)fAF???16、在深度負反饋下，閉環(huán)增益與管子的參數(shù)幾乎無關(guān)，因此可任意選用管子組成放大電路

4、。（）17、在深度負反饋條件下，串聯(lián)負反饋放大電路的輸入電壓與反饋電壓近似相等（√）18、負反饋放大電路產(chǎn)生低頻自激振蕩的原因是多級放大器的附加相移大。。（）19、消除低頻自激振蕩最常用的方法是在電路中接入RC校正電路。（）消除高頻自激振蕩最常用的方法是在電路中接入RC校正電路。20、為防止集成運算放大器輸入電壓偏高，通常可采用兩輸入端間并接一個二極管（）為防止集成運算放大器輸入電壓偏高，通?？刹捎脙奢斎攵碎g并接二個二極管21、共模抑制

5、比KCMR越大，抑制放大電路的零點飄移的能力越強。（√）22、在運算電路中，集成運算放大器的反相輸入端均為虛地。（）反相比例運算電路中集成運算放大器的反相輸入端均為虛地23、集成運算放大器工作在線性區(qū)時，必須加入負反饋。（√）24、運算放大器組成的反相比例放大電路，其反相輸入端與同相輸入端的電位近似相等。（√）25、同相比例運算電路中集成運算放大器的反相輸入端為虛地。（）反相比例運算電路中集成運算放大器的反相輸入端均為虛地26、運算放大

6、器的加法運算電路，輸出為各個輸入量之和。（）運算放大器的加法運算電路，輸出為各個輸入量之代數(shù)和51、三態(tài)門的第三種輸出狀態(tài)是高阻狀態(tài)。（√）52、TTL電路的OC門輸出端可以關(guān)聯(lián)使用。（√）53、TTL輸入端允許懸空，懸空時相當(dāng)于輸入低電平。（）TTL輸入端允許懸空，懸空時相當(dāng)于輸入高電平54、MOS管是用柵極電流來控制漏極電流大小的。（）MOS管是用柵極電壓來控制漏極電流大小的。55、CMOS集成門電路的內(nèi)部電路由場效應(yīng)管構(gòu)成。（√）

7、56、CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優(yōu)于TTL。（√）57、TTL集成門電路與CMOS集成門電路的靜態(tài)功耗差不多。（）CMOS集成電路與TTL集成電路相比較，靜態(tài)功耗低(100MΩ)，抗干擾能力強58、組合邏輯電路的功能特點是：任意時刻的輸出只取決于該時刻的輸入，而與電路的過去狀態(tài)無關(guān)。（√）59、在組合邏輯電路中，門電路存在反饋線。（）在組合邏輯電路中，門電路不存在反饋線。60、編碼器的特點是在任一

8、時刻只有一個輸入有效。（√）61、一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是4：10。（√）62、帶有控制端的基本譯碼器可以組成數(shù)據(jù)分配器。（√）63、共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用低電平有效的數(shù)碼管譯碼器。（）共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用高電平有效的數(shù)碼管譯碼器。64、用一個十六選一的數(shù)據(jù)選擇器可以實現(xiàn)任何一個輸入為四變量的組合邏輯函數(shù)。（√）65、一位半加器具有兩個輸入和兩個輸出。（√）一位全加器具有三個輸入和兩個輸出

9、。比較器具有兩個輸入和三個輸出66、時序邏輯電路一般是由記憶部分觸發(fā)器和控制部分組合電路兩部分組成的。（√）67、觸發(fā)器是能夠記憶一位二值量信息的基本邏輯單元電路。（√）68、凡是稱為觸發(fā)器的電路都具有記憶功能。（）凡是稱為觸發(fā)器的電路不是都具有記憶功能69、在基本RS觸發(fā)器的基礎(chǔ)上，加兩個或非門即可構(gòu)成同步RS觸發(fā)器。（）在基本RS觸發(fā)器的基礎(chǔ)上，加兩個與非門即可構(gòu)成同步RS觸發(fā)器。70、維持－阻塞D觸發(fā)器是下降沿觸發(fā)。（）71、JK

10、觸發(fā)器都是下降沿觸發(fā)的，D觸發(fā)器都是上升沿觸發(fā)的。（）72、T觸發(fā)器都是下降沿觸發(fā)的。（√）73、用D觸發(fā)器組成的數(shù)據(jù)寄存器在寄存數(shù)據(jù)時必須先清零，然后才能輸入數(shù)據(jù)。（）用D觸發(fā)器組成的數(shù)據(jù)寄存器在寄存數(shù)據(jù)時不必先清零，就能輸入數(shù)據(jù)。74、移位寄存器除具有寄存器的功能外，還可將數(shù)碼移位。（√）75、CC40194是一個4位雙向通用移位寄存器。（√）76、計數(shù)脈沖引至所有觸發(fā)器的CP端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)，稱為同步計數(shù)器。（√）77